GigaDevice Semiconductor Inc.

GD32E502 芯片使用限制

勘误手册

1.2 版本

（2025 年 5 月）

目录

目录 2

图索引 4

表索引 5

1. 前言 6

1.1. 芯片版本定义 6

1.2. 芯片使用限制总览 6

2. 芯片使用限制描述 8

2.1. System 8
2.1.1. 不支持从片上 SRAM 启动 8
2.1.2. 当系统时钟在高频和低频之间切换时，系统可能会进入异常状态 8

2.2. FMC 8
2.2.1. 在 MER 和 FSTPG 置位后，发送 START 命令会导致 PGSERR 错误标志不置位 8

2.3. PMU 9
2.3.1. 在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒 9
2.3.2. MCU 在上电过程中会复位两次 9
2.3.3. 当 MCU 进入深度睡眠模式时，部分 64 引脚封装芯片的 VDD 电流消耗会增加约 200uA 9

2.4. BKP 10
2.4.1. 在置位 BKPRST 后读取 BKP_DATA 寄存器会导致 MCU 死机 10

2.5. RCU 11
2.5.1. 当 DSLP_HOLD 置位时，MCU 在进入深度睡眠模式后无法被唤醒 11
2.5.2. 当启用 PLL 时钟监控功能且 PLL 工作频率在 56~72MHz 之间时，会大概率出现 PLL 时钟丢失的风险 11

2.6. GPIO 11
2.6.1. PD4 上的方波或负电压会影响内核电压的稳定性 11

2.7. MFCOM 12
2.7.1. 当 TMOUT 设置为 0b10 或 0b11 且 MFCOM 用作 UART 接收器时，定时器复位功能出现错误 12

2.7.2. 当波特率较低且 MFCOM 用作 UART 接收器时，第二帧后的数据接收出现错误 12
2.7.3. MFCOM 配置为 USART 模式，当波特率存在偏差时，同步波特率会导致数据收发错误 13
2.8. DBG 13
2.8.1. 在 DBG 寄存器中设置 STB_HOLD 位后，MCU 无法从待机模式进入调试模式 13
2.8.2. 在 DBG 寄存器中设置 STB_HOLD 位后，MCU 在待机模式下无法被唤醒 13
2.9. ADC 13
2.9.1. PB13 引脚输入电压超过 5V 导致 PD14 引脚电压采样错误 13
2.10. USART 14
2.10.1. 负的窄脉冲干扰导致串口接收到错误数据 14
2.11. TIMER 14
2.11.1. 在 PROT 模式 2 中，从输出模式转换为输入模式后，CHxCAPFLT 和 CHxCAPPSC 位需设置两次才能生效 14
2.11.2. 在复合 PWM 模式下，当占空比超过 50%时，PWM 周期内输出持续高或低电平 15
2.12. CAN 15
2.12.1. USART0/USART1 外设复位导致 CAN0/CAN1 通信错误 15
2.12.2. CAN 邮箱 0 从接收邮箱转换为发送邮箱后无法发送数据帧 15
2.12.3. CAN 发送节点执行了不必要的自动校准 15
2.12.4. CAN 手动总线关闭恢复功能故障 16
2.12.5. 在接收邮箱处理过程中，CAN RAM 区域可能会被篡改 16
2.12.6. 在总线离线恢复后，发送错误计数未自动清零 17
2.12.7. 邮箱数据未及时读走，可能会导致当前帧和下一帧数据读取错误 17
2.12.8. 当 CAN 运行时钟频率低于 CK_PCLK2 且 DLC 段发生错误时，会导致接收到错误的帧 ID .. 18
3. 版本历史 19

图索引

图 1-1. GD32E502 的芯片修订版本 6

表索引

表 1-1. 适用产品 6
表 1-2. 芯片使用限制 6

1. 前言

该文档适用于 GD32E502 产品，具体参考*表 1-1. 适用产品*。该文档提供了在使用 GD32 MCU 过程中需要注意的技术细节，以及相关问题的解决方案。


表 1-1. 适用产品

类型	产品系列
MCU	GD32E502xx 系列

1.1. 芯片版本定义

可通过芯片丝印上的标记来确定当前芯片的版本。丝印上第 3 行的第 1 个编码表示芯片当前版本，如*图 1-1. GD32E502 的芯片修订版本*所示。

图 1-1. GD32E502 的芯片修订版本



1.2. 芯片使用限制总览

GD32E502 芯片使用限制参考*表 1-2. 芯片使用限制*。关于芯片使用限制的更多详细信息请参考第 2 章。

表 1-2. 芯片使用限制

模块	使用限制	解决方案	
		修订版本 B	修订版本 E
System	*不支持从片上 SRAM 启动*	--	N
	当系统时钟在高频和低频之间切换时，系统可能会进入异常状态	Y	Y
FMC	*在 MER 和 FSTPG 置位后，发送 START 命令会导致 PGSERR 错误标志不置位*	Y	Y
PMU	*在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒*	N	--
	MCU 在上电过程中会复位两次	N	--
	当 MCU 进入深度睡眠模式时，部分 64 引脚封装芯片的	Y	Y

模块	使用限制	解决方案	
		修订版本 B	修订版本 E
	VDD 电流消耗会增加约 200uA		
BKP	*在置位 BKPRST 后读取 BKP_DATA 寄存器会导致 MCU 死机*	Y	Y
RCU	*当 DSLP_HOLD 置位时，MCU 在进入深度睡眠模式后无法被唤醒*	Y	Y
	当启用 PLL 时钟监控功能且 PLL 工作频率在 56~72MHz 之间时，会大概率出现 PLL 时钟丢失的风险	Y	Y
GPIO	*PD4 上的方波或负电压会影响内核电压的稳定性*	N	--
MFCOM	*当 TMOUT 设置为 0b10 或 0b11 且 MFCOM 用作 UART 接收器时，定时器复位功能出现错误*	Y	Y
	当波特率较低且 MFCOM 用作 UART 接收器时，第二帧后的数据接收出现错误	Y	Y
	MFCOM 配置为 USART 模式，当波特率存在偏差时，同步波特率会导致数据收发错误	N	N
DBG	*在 DBG 寄存器中设置 STB_HOLD 位后，MCU 无法从待机模式进入调试模式*	Y	Y
	在 DBG 寄存器中设置 STB_HOLD 位后，MCU 在待机模式下无法被唤醒	Y	Y
ADC	*PB13 引脚输入电压超过 5V 导致 PD14 引脚电压采样错误*	Y	--
USART	*负的窄脉冲干扰导致串口接收到错误数据*	N	N
TIMER	*在 PROT 模式 2 中，从输出模式转换为输入模式后，CHxCAPFLT 和 CHxCAPPSC 位需设置两次才能生效*	Y	Y
	在复合 PWM 模式下，当占空比超过 50%时，PWM 周期内输出持续高或低电平	Y	Y
CAN	*USART0/USART1 外设复位导致 CAN0/CAN1 通信错误*	Y	--
	CAN 邮箱 0 从接收邮箱转换为发送邮箱后无法发送数据帧	Y	--
	CAN 发送节点执行了不必要的自动校准	Y	--
	CAN 手动总线关闭恢复功能故障	Y	Y
	在接收邮箱处理过程中，CAN RAM 区域可能会被篡改	Y	Y
	在总线离线恢复后，发送错误计数未自动清零	Y	Y
	邮箱数据未及时读走，可能会导致当前帧和下一帧数据读取错误	Y	Y
	当 CAN 运行时钟频率低于 CK_PCLK2 且 DLC 段发生错误时，会导致接收到错误的帧 ID	Y	Y

注意：

Y = 存在使用限制且存在解决方案

N = 存在使用限制但不存在解决方案

'--' = 使用限制已修复

2. 芯片使用限制描述

2.1. System

2.1.1. 不支持从片上 SRAM 启动

描述与影响

从片上 SRAM 启动的模式在 E 版芯片上不支持，但在 B 版芯片上支持。对于 B 版芯片，用户可以将 Boot0 和 Boot1 引脚拉高用于从 SRAM 中启动。

解决方案

详细启动模式配置，请参考“GD32E502_User_Manual_Rev1.6”或更高版本的用户手册。

2.1.2. 当系统时钟在高频和低频之间切换时，系统可能会进入异常状态

描述与影响

当系统时钟频率从高主频直接切换到低主频或从低主频直接切换到高主频时，系统可能会由于内核电压波动而进入异常状态，如 HardFault，系统宕机等。以上应用场景包括 boot 代码与 app 代码之间跳转或进出低功耗等应用。

解决方案

对于需要 boot 代码与 app 代码之间跳转的应用场景，用户可以更新并使用“GD32E502_Firmware_Library_V1.4.0”版本之后的固件库进行问题规避，其中已经加入了相关频率切换补丁。

对于需要进出低功耗的应用场景，用户可以参考最新固件库中的切频代码补丁进行问题规避。在进入低功耗前，通过添加降频补丁将系统时钟降频到内部 IRC8M；在退出低功耗后，通过添加升频补丁将系统时钟升频到指定工作频率。

对于其它应用场景的切频需求，请联系 FAE 进行支持。

2.2. FMC

2.2.1. 在 MER 和 FSTPG 置位后，发送 START 命令会导致 PGSERR 错误标志不置位

描述与影响

在 bank0 区域操作期间，当 FMC_CTL0 寄存器中的 MER 和 FSTPG 置位后，发送 START 命

令，不会发生 PGSERR 错误。

解决方案

确保在 bank0 区域操作期间，软件中不要同时置位 MER 和 FSTPG。

2.3. PMU

2.3.1. 在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒

描述与影响

当通过复位内部信号 STBY_CTL 进入待机模式时，如果存在小于 100ns 的毛刺信号，将会导致 MCU 无法被唤醒，因为窄的毛刺信号会导致内核电压异常。

注意：Tglitch 是 STBY_CTL 低电平与唤醒信号（PA0 高电平）之间的时间。

解决方案

避免 PA0 上出现频繁的周期唤醒信号。

2.3.2. MCU 在上电过程中会复位两次

描述与影响

POR（上电复位）和 BOR（欠压复位）依次作用于 NRST，这会导致 NRST 经历一个 60

微秒的高电平到低电平再到高电平的过程，从而导致 MCU 复位两次。

解决方案

客户需要根据具体的应用场景进行评估。

2.3.3. 当 MCU 进入深度睡眠模式时，部分 64 引脚封装芯片的 VDD 电流消耗会增加约 200uA

描述与影响

当 MCU 进入深度睡眠模式且 Flash 存储器进入掉电模式时，部分 64 引脚封装芯片的 VDD 电流消耗会增加约 200uA。

解决方案

在进入深度睡眠模式之前，软件需在 FMC_WS 寄存器中设置 SLEEP_SLP 位。即，当 MCU 进入深度睡眠模式时，Flash 存储器进入睡眠模式，VDD 的额外电流消耗约为 11uA。

参考代码可参照固件库驱动接口 pmu_to_deepsleepmode，如下：

```
void pmu_to_deepsleepmode(uint32_t ldo, uint32_t lowdrive, uint8_t deepsleepmodecmd)
{
    /* flash goto sleep mode when MCU enters deepsleep mode */
    REG32(0x40022000) |= (uint32_t)(1<<14);
    /* clear stbmod and ldolp bits */
    PMU_CTL &= ~((uint32_t)(PMU_CTL_STBMOD | PMU_CTL_LDOLP | PMU_CTL_LDEN));
    /* set ldolp bit according to pmu_ldo */
    PMU_CTL |= (ldo | lowdrive);
    /* set sleepdeep bit of Cortex-M33 system control register */
    SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;
    /* select WFI or WFE command to enter deepsleep mode */
    if(WFI_CMD == deepsleepmodecmd) {
        __WFI();
    } else {
        __SEV();
        __WFE();
        __WFE();
    }
    /* reset sleepdeep bit of Cortex-M33 system control register */
    SCB->SCR &= ~((uint32_t)SCB_SCR_SLEEPDEEP_Msk);
}
```

2.4. BKP

2.4.1. 在置位 BKPRST 后读取 BKP_DATA 寄存器会导致 MCU 死机

描述与影响

在 RCU_BDCTL 寄存器中置位 BKPRST 后读取 BKP_DATA 寄存器会导致 MCU 死机。

解决方案

确保在读取 BKP_DATA 寄存器时，BKPRST 位已被复位。

2.5. RCU

2.5.1. 当 DSLP_HOLD 置位时，MCU 在进入深度睡眠模式后无法被唤醒

描述与影响

当 DSLP_HOLD 位被置位，并且 MCU 进入深度睡眠模式后，MCU 将无法被 EXTI 信号唤醒。

解决方案

在 MCU 进入深度睡眠模式前，将系统时钟切换至 IRC8M。

2.5.2. 当启用 PLL 时钟监控功能且 PLL 工作频率在 56~72MHz 之间时，会大概率出现 PLL 时钟丢失的风险

描述与影响

当启用 PLL 时钟监控功能且 PLL 工作频率在 56~72MHz（包括 56/72MHz）之间时，会大概率出现 PLL 时钟丢失的风险。当 LOPRSTEN 位配置为 0 时，以上问题出现时，PLLMIF 中断标志会置位并产生 PLL 故障中断，PLL 将被自动禁用。如果选择 PLL 作为 CK_SYS 的时钟源，则 PLL 故障将迫使 CK_SYS 源为 IRC8M，并且 PLL 将被自动禁用。当 LOPRSTEN 位配置为 1 时，当以上问题出现时，会产生 PLL 丢失复位且 LOPRSTF 位置 1。

解决方案

当启用 PLL 时钟监控功能时，避免配置 PLL 工作频率为 56~72 MHz（包括 56/72MHz）之间。

2.6. GPIO

2.6.1. PD4 上的方波或负电压会影响内核电压的稳定性

描述与影响

由于 PD4 引脚对干扰信号敏感，PD4 上的方波或负电压会影响内核电压（1.1V 域）的稳定性。

解决方案

避免在 PD4 引脚上输入方波信号或负电压的信号。

2.7. MFCOM

2.7.1. 当 TMOUT 设置为 0b10 或 0b11 且 MFCOM 用作 UART 接收器时，定时器复位功能出现错误

描述与影响

当 TMOUT 设置为 0b10 或 0b11 时，定时器复位功能出现错误。当 TMOUT 输出与配置的 TMOUT 相反时，为 TMRST 设置的复位信号会翻转 TMOUT 输出。计数器的低 8 位会被重新加载，但高 8 位的减 1 操作未执行，导致 TMOUT 输出额外的一个时钟信号。

解决方案

1) 当 MFCOM 用作串口接收器时，适当减小 TMCMPx 寄存器中的 TMCVALUE 值，并提高波特率。

2) 当 MFCOM 用作串口接收器时，将 TMRST[2:0]设置为 0b000（永不复位定时器），将 TMSTOP[1:0]设置为 0b00（禁用停止位）

2.7.2. 当波特率较低且 MFCOM 用作 UART 接收器时，第二帧后的数据接收出现错误

描述与影响

当串口波特率较低时，由于在停止位计数期间 TMEN 信号丢失，无法接收到下一数据的有效起始位，导致后续数据接收错误。

解决方案

1) 当 MFCOM 用作串口接收器时，适当减小 TMCMPx 寄存器中的 TMCVALUE 值，并提高波特率。

2) 当 MFCOM 用作串口接收器时，将 TMRST[2:0]设置为 0b000（永不复位定时器），将 TMSTOP[1:0]设置为 0b00（禁用停止位）。

2.7.3. MFCOM 配置为 USART 模式，当波特率存在偏差时，同步波特率会导致数据收发错误

描述与影响

当 MFCOM 用作 USART 功能时且波特率存在偏差时，通过置位 TMRST 去同步 USART 波特率，可能会导致数据位宽增加，从而导致数据收发错误。

解决方案

避免通过置位 TMRST 去同步 USART 波特率。

2.8. DBG

2.8.1. 在 DBG 寄存器中设置 STB_HOLD 位后，MCU 无法从待机模式进入调试模式

描述与影响

在 DBG 寄存器中设置 STB_HOLD 位后，MCU 无法从待机模式进入调试模式。

解决方案

在 MCU 进入待机模式之前，将系统时钟切换为内部 IRC8M 时钟。

2.8.2. 在 DBG 寄存器中设置 STB_HOLD 位后，MCU 在待机模式下无法被唤醒

描述与影响

在 DBG 寄存器中设置 STB_HOLD 位后，MCU 在待机模式下无法被唤醒。

解决方案

在 MCU 进入待机模式之前，将系统时钟切换为内部 IRC8M 时钟。

2.9. ADC

2.9.1. PB13 引脚输入电压超过 5V 导致 PD14 引脚电压采样错误

描述与影响

由于 PB13 引脚和 PD14 引脚属于同一组 ADC 多路复用通道（ADC1_IN15），当 PB13 引脚输入电压超过 5V 时，会导致 PB13 引脚上的 PMOS 发生电荷泄漏，使 ADC1_IN15 的电压升高接近 5V，最终导致 PD14 引脚上的 PMOS 导通，从而使 PD14 引脚的电压等于 ADC1_IN15 的电压。

上述情况适用于任何具有相同多路复用功能的 ADC IO 端口组。

解决方案

以 PB13/PD14 引脚的 IO 端口为例，增加 MCU 的工作电压，使 VDD/VDDA/VREF+的电压等于 PB13 引脚上的最大电压。

注意：由于参考电压发生变化，ADC 转换处理应在软件中进行相应调整。在这种情况下，用户应评估此类变化对系统的影响。

2.10. USART

2.10.1. 负的窄脉冲干扰导致串口接收到错误数据

描述与影响

串口接收数据线（Rx）上的负窄脉冲干扰会导致 USART 检测到错误的起始位，从而引发数据接收错误。

解决方案

避免 Rx 线上的窄脉冲干扰。

2.11. TIMER

2.11.1. 在 PROT 模式 2 中，从输出模式转换为输入模式后，CHxCAPFLT 和 CHxCAPPSC 位需设置两次才能生效

描述与影响

当互补寄存器设置为用于保护控制的 PROT 模式 2，并且 TIMER 从输出模式转换为输入模式时，只有在 CHCTLx 寄存器中的 CMxMS 位被设置两次后，CHxCAPFLT 和 CHxCAPPSC 位字段才能生效。

解决方案

操作不受影响。

2.11.2. 在复合 PWM 模式下，当占空比超过 50%时，PWM 周期内输出持续高或低电平

描述与影响

在复合 PWM 模式 0 中，当占空比从超过 50%更新为低于 50%时，PWM 周期内会输出持续高电平；在复合 PWM 模式 1 中，当占空比从低于 50%更新为超过 50%时，PWM 周期内会输出持续低电平。

解决方案

通过软件禁用影子寄存器，并通过 DMA 请求更新比较阈值。

2.12. CAN

2.12.1. USART0/USART1 外设复位导致 CAN0/CAN1 通信错误

描述与影响

在 RCU_APB2RST 寄存器中设置 USART0RST 位或在 RCU_APB1RST 寄存器中设置 USART1RST 位，会导致 CAN 通信期间 CAN0/CAN1 操作失败，并引发数据接收错误。

解决方案

在软件中，先初始化 USART0/USART1，然后再初始化 CAN0/CAN1，并且不要复位已初始化的 USART0/USART1。

2.12.2. CAN 邮箱 0 从接收邮箱转换为发送邮箱后无法发送数据帧

描述与影响

当 CAN 邮箱 0 从接收邮箱转换为发送邮箱后，在发送一帧数据后无法再次发送数据。

解决方案

在软件中，在读取接收邮箱中的数据后，将接收邮箱转换为发送邮箱。

2.12.3. CAN 发送节点执行了不必要的自动校准

描述与影响

当延迟（从 TX 到 RX 回读 + 2 * CK_CAN）超过一个 Tq 时间时，CAN 会自动执行校准，导致发送的显性电平延长并出现错误。

解决方案

使用 GD32 MCU CAN 传输软件解决方案，参考“AN222 GD32A5x3 CAN 位时间问题的软件规避”。

2.12.4. CAN 手动总线关闭恢复功能故障

描述与影响

当 CAN 因总线短路或其他总线异常进入总线关闭状态，并导致总线保持在隐性状态时，启用 CAN 自动总线关闭恢复（ABORDIS）功能后，总线关闭恢复标志（BORF）将被设置。如果此时 CAN 仍处于总线关闭状态，总线关闭标志（BOF）将再次被设置。如果启用了总线关闭中断（BOIE）和总线关闭恢复中断（BORIE），将不断进入相应的中断处理过程。

解决方案

在启用和禁用自动总线关闭恢复功能之前，停止邮箱传输。以 CAN1 为例，可在手动总线关闭恢复场景中调用以下参考代码：

```
{
    /* stop mailbox transmission */
    transmit_message.code = CAN_MB_TX_STATUS_ABORT;
    can_mailbox_config(CAN1, 1, &transmit_message);
    /* enable then disable bus off recovery function */
    can_auto_busoff_recovery_enable(CAN1);
    can_auto_busoff_recovery_disable(CAN1);
}
```

2.12.5. 在接收邮箱处理过程中，CAN RAM 区域可能会被篡改

描述与影响

如果在接收邮箱处理例程中未执行全局邮箱解锁操作（由于软件操作错误），CAN RAM 区域有一定概率会被篡改，从而导致数据传输和接收异常。

解决方案

在每次数据传输之前，等待 CAN_STAT 寄存器中的发送完成标志置位，而不是通过发送邮箱的 CODE 段值进行判断。参考代码如下：

```
/* Indicate whether the CAN node has transmitted frames or not after module reset */
FlagStatus can_tx_status = RESET;
{
    if((RESET == can_tx_state) || (SET == can_flag_get(CAN1, CAN_FLAG_MB1))){
        can_tx_state = SET;
        can_flag_clear(CAN1, CAN_FLAG_MB1);
        /* transmit message */
```

```
            can_mailbox_config(CAN1, 1, &transmit_message);
            /* user code */
        }
    }
```

2.12.6. 在总线离线恢复后，发送错误计数未自动清零

描述与影响

在总线离线恢复后，发送错误计数（TECNT）未被硬件自动清零。

解决方案

在总线关闭恢复后，使用软件方法清除发送错误计数（TECNT）。以 CAN1 为例，参考代码如下：

```
{
    /* bus off recovery flag is set */
    if(RESET != can_flag_get(CAN1, CAN_FLAG_BUSOFF_RECOVERY))
    {
        /* enter inactive mode */
        can_operation_mode_enter(CAN1, CAN_INACTIVE_MODE);
        /* clear transmit error count */
        CAN_ERR0(CAN1) &= ~(CAN_ERR0_TECNT);
        /* enter normal mode */
        can_operation_mode_enter(CAN1, CAN_NORMAL_MODE);
        can_flag_clear(CAN1, CAN_FLAG_BUSOFF_RECOVERY);
    }
}
```

2.12.7. 邮箱数据未及时读走，可能会导致当前帧和下一帧数据读取错误

描述与影响

在处理邮箱接收时，如果在读取当前帧数据时，一个新的 CAN 帧（下一帧）被移入接收邮箱，可能导致当前帧和下一帧数据读取错误。

注意：仅影响当前帧和下一帧。

解决方案

使用以下解决方案之一：

1) 使用邮箱接收中断并将其配置为最高优先级。当接收邮箱中断发生时，及时读取并处理邮箱数据（在下一帧结束之前）。
2) 使用 CAN FIFO 接收代替邮箱接收。
3) 通过置位 RPFQEN 使能邮箱队列，并将邮箱接收中断设置为最高优先级。

2.12.8. 当 CAN 运行时钟频率低于 CK_PCLK2 且 DLC 段发生错误时，会导致接收到错误的帧 ID

描述与影响

当 CAN 运行时钟频率低于 CK_PCLK2 时，如果 CAN 总线上的外部干扰导致在接收帧时，DLC 段检测到错误并发送错误帧，则会导致后续帧接收到错误帧 ID（即使该错误帧 ID 已被 CAN 滤波器过滤）。

解决方案

使用以下解决方案之一：

1) 软件将 CAN 时钟源配置为 CK_PCLK2。以 CAN1 为例，参考代码如下：

```
{
    /* configure the CAN1 clock source as CK_PCLK2 */
    rcu_can_clock_config(CAN1, RCU_CANSRC_PCLK2);
}
```

2) 软件检查帧 ID（适用于 CAN 运行时钟频率低于 CK_PCLK2 的情况）。当 CAN 邮箱接收到非目标帧 ID 且发生错误时，软件需要重新配置 CAN 接收邮箱参数。具体配置步骤如下：
   a) 进入未激活模式
   b) 重新配置接收邮箱参数
   c) 进入正常模式

3. 版本历史

表 3-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2024 年 12 月 25 日
1.1	添加 RCU 限制，参考***当启用 PLL 时钟监控功能且 PLL 工作频率在 56~72MHz 之间时，会大概率出现 PLL 时钟丢失的风险***	2025 年 1 月 14 日
1.2	添加 E 版芯片使用限制	2025 年 5 月 9 日

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the “Product”), is owned by the Company according to the laws of the People’s Republic of China and other applicable laws. The Company reserves all rights under such laws and no Intellectual Property Rights are transferred (either wholly or partially) or licensed by the Company (either expressly or impliedly) herein. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

To the maximum extent permitted by applicable law, the Company makes no representations or warranties of any kind, express or implied, with regard to the merchantability and the fitness for a particular purpose of the Product, nor does the Company assume any liability arising out of the application or use of any Product. Any information provided in this document is provided only for reference purposes. It is the sole responsibility of the user of this document to determine whether the Product is suitable and fit for its applications and products planned, and properly design, program, and test the functionality and safety of its applications and products planned using the Product. the Product is designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only, and the Product is not designed or intended for use in (i) safety critical applications such as weapons systems, nuclear facilities, atomic energy controller, aeronautic or aerospace applications, pollution control or hazardous substance management; (ii) life-support systems, other medical equipment or systems (including life support equipment and surgical implants); and/or (iii) other uses where the failure of the device or the Product can reasonably be expected to result in personal injury, death, or severe property or environmental damage (collectively "Unintended Uses"). Customers shall take any and all actions to ensure the Product meets the applicable laws and regulations. The Company is not liable for, in whole or in part, and customers shall hereby release the Company as well as its suppliers and/or distributors from, any claim, damage, or other liability arising from or related to all Unintended Uses of the Product. Customers shall indemnify and hold the Company, and its officers, employees, subsidiaries, affiliates as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Product.

While the Company has implemented advanced security features, the Product may be subject to unidentified vulnerabilities. Customers are responsible for the design and operation of their applications and products to reduce the effect of these vulnerabilities on Customer's applications and products, and to the maximum extent permitted by applicable law, the Company accepts no liability for any vulnerability that is discovered. Customers should implement appropriate design and operating safeguards to minimize the risks associated with their applications and products.

Information in this document is provided solely in connection with the Product. The Company reserves the right to make changes, corrections, modifications or improvements to this document and the Product described herein at any time without notice. The Company shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. Information in this document supersedes and replaces information previously supplied in any prior versions of this document.

© 2026 GigaDevice Semiconductor Inc. – All rights reserved