

GigaDevice Semiconductor Inc.

GD32E5xx 系列硬件开发指南

应用笔记

AN078

1.4 版本

(2024 年 12 月)

目录

目录	2
图索引	4
表索引	5
1. 前言	6
2. 硬件设计	7
2.1. 电源	7
2.1.1. 备份域	7
2.1.2. V _{DD} /V _{DDA} 电源域	8
2.1.3. 供电设计	8
2.2. 电源检测及复位	9
2.2.1. LVD	10
2.2.2. POR / PDR	11
2.2.3. BOR	11
2.2.4. NRST 引脚	12
2.3. 时钟	13
2.3.1. 外部高速晶体振荡时钟 (HXTAL)	15
2.3.2. 外部低速晶体振荡时钟 (LXTAL)	16
2.3.3. 时钟输出能力 (CKOUT)	17
2.3.4. HXTAL 时钟监视器 (CKM)	18
2.3.5. PLL 展频 (SSCG)	18
2.3.6. 电压控制	19
2.4. 启动配置	20
2.5. 典型外设模块	21
2.5.1. GPIO 电路	21
2.5.2. USART 电路	22
2.5.3. ADC 电路	22
2.5.4. DAC 电路	23
2.5.5. USB 电路	24
2.5.6. Standby 模式唤醒电路	25
2.6. 下载调试电路	26
2.7. 参考原理图设计	28
3. PCB Layout 设计	29
3.1. 电源去耦电容	29
3.2. 时钟电路	29

3.3.	复位电路	30
3.4.	SHRTIMER 电路	30
3.5.	USB 电路	31
4.	封装说明	32
5.	版本历史	33

图索引

图 2-1. GD32E5xx 系列电源域概览	7
图 2-2. GD32E5xx 系列推荐供电设计	9
图 2-3. RCU_RSTSCK 寄存器	10
图 2-4. 系统复位电路	10
图 2-5. LVD 阈值波形图	11
图 2-6. 上电/掉电复位波形图	11
图 2-7. BOR 时序图	12
图 2-8. 推荐外部复位电路	13
图 2-9. NRST 引脚上下电 MOS 管脉冲示意图	13
图 2-10. GD32E503xx 时钟树	14
图 2-11. GD32E505xx/GD32E507xx/GD32E508xx 时钟树	15
图 2-12. HXTAL 外部晶体电路	16
图 2-13. HXTAL 外部时钟电路	16
图 2-14. LXTAL 外部晶体电路	17
图 2-15. LXTAL 外部时钟电路	17
图 2-16. 中心扩频方式展频	19
图 2-17. 向下扩频方式展频	19
图 2-18. 推荐 BOOT 电路设计	21
图 2-19. 标准 IO 的基本结构	21
图 2-20. ADC 采集电路设计	23
图 2-21. 推荐 USB-Device 参考电路	24
图 2-22. 推荐 USB-Device (USBFS) 参考电路	24
图 2-23. 推荐 USB-Host 参考电路	25
图 2-24. Standby 外部唤醒引脚电路设计	25
图 2-25. 推荐 JTAG 接线参考设计	26
图 2-26. SWD 接线参考设计	27
图 2-27. GD32E5xx 推荐参考原理图设计	28
图 3-1. 推荐电源引脚去耦 Layout 设计	29
图 3-2. 推荐时钟引脚 Layout 设计 (无源晶体)	30
图 3-3. 推荐 NRST 走线 Layout 设计	30
图 3-4 推荐 SHRTIMER 多路 PWM 走线 Layout 设计	31

表索引

表 1-1. 适用产品	6
表 2-1. V _{BOR} 阈值电压设置	12
表 2-2. CKOUT0SEL[2:0]控制位	17
表 2-3. CKOUT0SEL[3:0]控制位	18
表 2-4. 锁相环 spread spectrum clock generation (SSCG) 特性	18
表 2-5. 深度睡眠模式下 1.1V 域电压选择	20
表 2-6. Bootloader 交互接口	20
表 2-7. BOOT 模式	20
表 2-8. USART 重要引脚描述	22
表 2-9. f _{ADC} =35MHz 采样周期与外部输入阻抗关系	23
表 2-10. DAC 相关引脚描述	23
表 2-11. JTAG 下载调试接口分配	26
表 2-12. SWD 下载调试接口分配	26
表 4-1. 封装型号说明	32
表 5-1. 版本历史	33

1. 前言

本文是专为基于Arm® Cortex®-M33架构的32位通用MCU GD32E5xx系列开发者提供的，对GD32E5xx系列产品硬件开发做了总体介绍，如电源、复位、时钟、启动模式的设置及下载调试等。该应用笔记的目的是让开发者快速上手使用GD32E5xx系列产品，并快速进行产品硬件开发使用，节约研读手册的时间，加快产品开发进度。

本应用开发指南总共分为七部分来讲述：

1. 电源，主要介绍GD32E5xx系列电源管理、供电及复位功能的设计；
2. 时钟，主要介绍GD32E5xx系列高、低速时钟的功能设计；
3. 启动配置，主要介绍GD32E5xx系列BOOT配置及设计；
4. 典型外设模块，主要介绍GD32E5xx系列主要功能模块硬件设计；
5. 下载调试电路，主要介绍GD32E5xx系列推荐典型下载调试电路；
6. 参考电路及PCB Layout设计，主要介绍GD32E5xx系列硬件电路设计及PCB Layout设计注意事项；
7. 封装说明，主要介绍GD32E5xx系列所包含的封装形式及命名。

该文档也满足了基于GD32E5xx系列产品应用开发中所用到的最小系统硬件资源。

表 1-1. 适用产品


类型	型号
MCU	GD32E503xx 系列
	GD32E505xx 系列
	GD32E507xx 系列
	GD32E508xx 系列
	GD32E513xx 系列
	GD32E517xx 系列
	GD32E518xx 系列

2. 硬件设计

2.1. 电源

GD32E5xx系列V_{DD}/V_{DDA}工作电压范围为1.71 V ~ 3.6 V。如[图2-1. GD32E5xx系列电源域概览](#)所示，GD32E5xx系列设备有三个电源域，包括V_{DD}/V_{DDA}域，1.1 V域和备份域。V_{DD}/V_{DDA}域由电源直接供电，且在V_{DD}/V_{DDA}域中嵌入了一个LDO，用来为1.1 V域供电。备份域供电V_{BAT}可通过电源切换器Power Switch切换由V_{DD}或V_{BAT}供电，当V_{DD}电源关闭时，电源切换器可以将备份域的电源切换到V_{BAT}引脚，此时备份域由V_{BAT}引脚（电池）供电。

图 2-1. GD32E5xx 系列电源域概览



2.1.1. 备份域

备份域供电电压范围为1.71 V ~ 3.6 V。为了确保备份寄存器和RTC正常工作，V_{DD}关闭时，V_{BAT}管脚可以连接至电池或者是其他备份电源供电，但当V_{DD}接入后，即使V_{BAT}管脚由外部电池等供电，V_{BAT}还是由V_{DD}供电。

如果外部没有电池供电的应用，建议将V_{BAT}引脚通过100nF电容对地后接至V_{DD}引脚上。

注意：如果V_{BAT}管脚悬空，MCU上电后Power Switch开关会将V_{BAT}切到V_{DD}上去，直接由内部V_{DD}供电给Backup域。

2.1.2. V_{DD}/V_{DDA} 电源域

V_{DD}/V_{DDA} 电源域为除了备份域之外的所有区域供电。为避免噪声, V_{DDA} 通过外部滤波电路连接至 V_{DD}, 相应的 V_{SSA} 通过特定电路连接至 V_{SS}。如果 V_{DDA} 不等于 V_{DD}, 要求两者之间的压差不能超过 300mV (芯片内部 V_{DDA} 与 V_{DD} 通过背靠背二极管连接)。为避免噪声, V_{DDA} 可通过外部滤波电路连接至 V_{DD}, 相应的 V_{SSA} 通过特定电路 (单点接地, 通过 0Ω 电阻或者磁珠等) 连接至 V_{SS}。

为了提高ADC的转换精度, 为V_{DDA}独立供电可使模拟电路达到更好的特性。在大封装芯片上含有专为ADC独立供电的V_{REF}引脚 (1.71 V≤V_{REFP}≤V_{DDA}, V_{REFN}=V_{SSA})。


- 100及以上引脚封装芯片含有V_{REFP}和V_{REFN}, V_{REFP}可以使用外部参考电源, 也可以直连至 V_{DDA}, V_{REFN}必须连接到V_{SSA};
- 64引脚封装芯片无V_{REFP}和V_{REFN}, 其在内部直连至V_{DDA}和V_{SSA}, 所有模拟模块均由V_{DDA}供电 (包括ADC/DAC)。

2.1.3. 供电设计

系统需要稳定的电源, 开发使用的时候有些重要事项需要注意:

- VDD脚必须外接电容 (N*100nF陶瓷电容+不小于4.7uF钽电容, 至少一个VDD需要接不小于4.7uF电容到GND, 其他VDD引脚接100nF);
- VDDA脚必须外接电容 (建议10nF+1uF陶瓷电容);
- VBAT引脚必须连接至外部电池 (1.71 V ~ 3.6 V), 如果没有外部电池, 建议将VBAT引脚通过100nF电容对地后接至VDD引脚上;
- VREFP引脚可以直连至VDDA, 如果VREF上使用单独的外部参考电压 (1.71V≤VREFP≤VDDA, VREFN = VSSA), 必须在VREFP引脚上也对地连接10nF+1uF陶瓷电容。

图 2-2. GD32E5xx 系列推荐供电设计


注意:

- 所有去耦电容须靠近芯片对应V_{DD}、V_{DDA}、V_{REFP}、V_{BAT}引脚放置；
- 当MCU电源电压不稳定，或有电压跌落等风险时，建议将VDD的4.7uF电容调整为不低于10uF的电容；
- V_{BAT}可选择直接连接至V_{DD}，也可以根据实际应用连接至外部电池等；
- LQFP64, LQFP48: VREFP和VDDA内部直连，VREFN和VSSA内部直连；
- VDD和VDDA掉电不同步有丢程序风险；
- VBAT波动可能会导致BKP区域数据或者Flag异常。

2.2. 电源检测及复位

在本节中，默认 VDD 与 VDDA 引脚保持连接，由同一电源供电。

GD32E5xx 系列复位控制包括三种复位：电源复位、系统复位和备份域复位。电源复位为冷复位，电源启动时复位除了备份域的所有系统。电源和系统复位的过程中，NRST 会维持一个低电平，直至复位结束。MCU 无法执行起来时，可以通过示波器监测 NRST 管脚波形来判断芯片是否有一直发生复位事件。

另外，MCU复位源可以通过查询寄存器RCU_RSTSCK (0x40021024)来判断，该寄存器只有上电复位才能清除标志位，所以在使用过程中，获取到复位源后，可通过RSTFC控制位清除复位标志，那样发生看门狗复位或其他复位事件时，才能较准确在RCU_RSTSCK寄存器中体现出来：

图 2-3. RCU_RSTSCK 寄存器





图 2-4. 系统复位电路




2.2.1. LVD

LVD 的功能是检测 V_{DD}/V_{DDA} 供电电压是否低于低电压检测阈值 ($2.2\text{ V} \sim 2.9\text{ V}$)，该阈值由电源控制寄存器(PMU_CTL0)中的 LVDT[2:0]位进行配置。LVD 通过 LVDEN 置位使能，位于电源状态寄存器(PMU_CS0)中的 LVDF 位表示低电压事件是否出现，该事件连接至 EXTI 的第 16 线，用户可以通过配置 EXTI 的第 16 线产生相应的中断 (LVD 中断信号依赖于 EXTI 第 16 线的上升或下降沿配置)。迟滞电压 V_{hyst} 值为 100mV 。

LVD 应用场合：当 MCU 电源受到外部干扰时，如发生电压跌落，我们可通过 LVD 设置低电压检测阈值 (该阈值大于 PDR 值)，一旦跌落到该阈值，LVD 中断被打开，可在中断函数里设置软复位等操作，避免 MCU 发生其他异常。


图 2-5. LVD 阈值波形图



2.2.2. POR / PDR

芯片内部集成 POR/ PDR（上电/掉电复位）电路，用于检测 V_{DD}/V_{DDA} 并在电压低于特定阈值时产生电源复位信号复位除备份域之外的整个芯片。 V_{POR} 表示上电复位的阈值电压，典型值约为 1.56V， V_{PDR} 表示掉电复位的阈值电压，典型值约为 1.52V。迟滞电压 V_{hyst} 值约为 40mV。


图 2-6. 上电/掉电复位波形图



2.2.3. BOR

GD32E5xx 系列 MCU 内部集成有 BOR 电路，该功能默认关闭。BOR 功能可通过选项字节 `BOR_TH` 进行禁用、使能和设置 BOR 阈值电压。当使能 BOR 且检测 V_{DD} 电压低于 BOR 阈值电压时，产生电源复位信号，复位除备份域外的整个芯片。[图 2-7. BOR 时序图](#) 显示了，供电电压和 BOR 复位信号之间的关系。 V_{BOR} 表示 BOR 复位的阈值电压，该阈值在选项字节 `BOR_TH` 中定义。 V_{BOR} 迟滞电压 V_{hyst} 值为 100 mV。

图 2-7. BOR 时序图



BOR阈值通过选项字节BOR_TH，可以设置三种不同的level，对应关系参照表[2-1. V_{BOR} 阈值电压设置](#)。

 表 2-1. V_{BOR} 阈值电压设置


Symbol	Conditions	Typ
BOR_TH=00(BOR level3)	Falling edge	2.8 V
	Rising edge	2.9 V
BOR_TH=01(BOR level2)	Falling edge	2.5 V
	Rising edge	2.6 V
BOR_TH=10(BOR level1)	Falling edge	2.2 V
	Rising edge	2.3 V
BOR_TH=11(BOR off)	-	-

不管BOR是否使能，POR / PDR（上电 / 掉电复位）电路会一直处于检测状态。因此，无论BOR是否使能，电源复位电平都会在VDD / VDDA上升到VPOR时，被拉高。当BOR使能时，会迅速将被拉高的电源复位电平拉低，POR / PDR处于检测到VDD / VDDA > VPOR就将电源复位电平拉高的工作状态，将电源复位电平再次拉高，BOR再将电源复位电平拉低，如此循环，在NRST引脚形成方波(锯齿波)。直到VDD / VDDA电压大于VBOR后，BOR不再将电源复位电平拉低，电源复位保持高电平。VDD / VDDA电压大于VPOR且小于VBOR时才会出现方波(锯齿波)，其示意图如[图2-7. BOR时序图](#)所示。

2.2.4. NRST 引脚

MCU内部集成有上电/掉电复位电路，在设计外部复位电路时，NRST管脚必须要放置一个电容（典型值100nF），确保NRST管脚上电能产生一个至少20us的低脉冲延时，完成有效上电复位过程。

图 2-8. 推荐外部复位电路




注意:

1. 内部上拉电阻 $R_{PU} = 40\text{k}\Omega$, 建议接外部上拉电阻 $10\text{k}\Omega$, 以使得电压干扰不会导致芯片工作异常;
2. 若考虑静电等影响, 可在NRST管脚处放置ESD保护二极管;
3. 尽管MCU内部有硬件POR电路, 仍推荐外部加NRST复位阻容电路;
4. 如果MCU启动异常(由于电压波动等), 可适当增加NRST对地电容值, 拉长MCU复位完成时间, 避开上电异常时序区。

因MOS管门限电压特性, 在芯片上下电过程中, 当 $V_{DD}/V_{DDA} < 0.7\text{ V}$ 时, 芯片内部下拉MOS管不会将NRST引脚拉低。其示意如[图2-9. NRST引脚上下电MOS管脉冲示意图](#)中脉冲所示。

图 2-9. NRST 引脚上下电 MOS 管脉冲示意图



因充电和放电速度差异, 下降沿的脉冲持续时间比上升沿长一些, 二者持续时间都是ms级。

2.3. 时钟

GD32E5xx系列内部有完备的时钟系统, 可以根据不同的应用场景, 选择合适的时钟源, 时钟

主要特征：

- 4-32 MHz外部高速晶体振荡器（HXTAL）
- 8 MHz内部高速RC振荡器（IRC8M）
- 32.768 kHz外部低速晶体振荡器（LXTAL）
- 48 MHz内部高速RC振荡器（IRC48M）
- 40 kHz内部低速RC振荡器（IRC40K）
- PLL时钟源可选HXTAL、IRC8M或IRC48M
- HXTAL时钟可监控

GD32E503xx 的闪存存储器容量 256K 到 512K 字节之间的产品称作高密度产品 (GD32E5XX_HD)。

GD32E505xx、GD32E507xx、GD32E508xx微控制器称作互联型产品(GD32E5XX_CL)。

图 2-10. GD32E503xx 时钟树







图2-11. GD32E505xx/GD32E507xx/GD32E508xx时钟树



2.3.1. 外部高速晶体振荡时钟 (HXTAL)

4-32MHz外部高速晶体振荡器（无源晶体）可为系统提供精准的主时钟。该特定频率的晶体必须靠近HXTAL引脚放置，和晶体连接的外部电阻和匹配电容必须根据所选择的振荡器参数来调整。HXTAL还可以使用旁路输入的模式来输入时钟源（1-50MHz有源晶振等）。旁路输入时，信号接至OSC_IN，OSC_OUT保持悬空状态，软件上需要打开HXTAL的Bypass功能（使能RCU_CTL里的HXTALBPS位）。

图2-12. HXTAL外部晶体电路

图2-13. HXTAL外部时钟电路

注意：

1. 使用旁路输入时，信号从OSC_IN输入，OSC_OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_s)$ ，其中 C_s 为PCB和MCU引脚的杂散电容，典型值为10pF。推荐选用外部高速晶体时，尽量选择晶体负载电容在20pF左右的，这样外部所接匹配电容 C_1 和 C_2 电容值为20pF即可，且PCB Layout时尽可能近地靠近晶振引脚；
3. CS为PCB板走线及IC pin上的寄生电容，当晶体离MCU越近，CS越小，反之越大。所以，在实际应用中，当晶体离MCU较远导致晶体工作异常时，可适当减小外部匹配电容；
4. 使用外部高速晶体时，建议在晶体两端并联1MΩ电阻，以使得晶体更容易起振；
5. 精度：外部有源晶振>外部无源晶体>内部IRC8M；
6. 正常使用有源晶振，需要打开Bypass，此时要求高电平不低于0.7VDD，低电平不大于0.3VDD。
7. 谐振器与MCU时钟引脚连接的走线可能会因为PCB布局布线的空间限制导致连接到OSC_OUT和OSC_IN两个引脚的走线长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不能相等，需要存在差值以匹配实际的PCB板。对于这种情况建议联系谐振器厂家测算实际的数值；
8. HXTAL电路过于灵敏，对毛刺信号可能会误识别成晶体信号，导致程序跑飞。

2.3.2. 外部低速晶体振荡时钟 (LXTAL)

LXTAL晶体是一个32.768 kHz的低速外部晶体（无源晶体），能够为RTC提供一个低功耗且高精度的时钟源。MCU的RTC模块相当于一个计数器，精度会受到晶体性能、匹配电容以及PCB材质等影响，如果想要获取到较好精度，在电路设计时，建议将PC13接至定时器输入捕获管脚，通过TIMER来对LXTAL进行校准，根据校准情况设定RTC的分频寄存器。LXTAL也可以支

持旁路时钟输入（有源晶振等），可以通过配置RCU_BDCTL里面的LXTALBPS位来使能。

图2-14. LXTAL外部晶体电路





图2-15. LXTAL外部时钟电路



注意：

1. 使用旁路输入时，信号从OSC32_IN输入，OSC32_OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_s)$ ，其中 C_s 为PCB和MCU引脚的杂散电容，经验值在2pF-7pF之间，建议以5pF为参考值计算。推荐选用外部晶体时，尽量选择晶体负载电容在10pF左右的，这样外部所接匹配电容 C_1 和 C_2 电容值为10pF即可，且PCB Layout时尽可能近地靠近晶振引脚；
3. 当RTC选择IRC40K作为时钟源，并且使用V_{BAT}外部独立供电时，如果此时MCU掉电，RTC会停止计数，重新上电后，RTC会接着之前的计数值继续累加计时。若应用需要使用V_{BAT}给RTC供电时，RTC仍能正常计时，RTC须选择LXTAL作为时钟源。

2.3.3. 时钟输出能力 (CKOUT)

GD32E503xx系列MCU，可以通过配置时钟寄存器RCU_CFG0的CKOUT0SEL[2:0]位选择不同的时钟信号输出，相应的GPIO引脚PA8需要配置为复用功能来输出被选择的信号。如[表2-2. CKOUT0SEL\[2:0\]控制位](#)所示。

表 2-2. CKOUT0SEL[2:0]控制位

CKOUT0SEL[2:0]	时钟源
0xx	无时钟输出
100	CK_SYS
101	CK_IRC8M
110	CK_HXTAL
111	CK_PLL/2

GD32E505xx / GD32E507xx / GD32E508xx系列MCU，可以通过配置时钟寄存器RCU_CFG0

的CKOUT0SEL[3:0]位选择不同的时钟信号输出, 相应的GPIO引脚PA8需要配置为复用功能来输出被选择的信号。如[表2-3. CKOUT0SEL\[3:0\]控制位](#)所示:

表 2-3. CKOUT0SEL[3:0]控制位

时钟输出 0 的时钟源选择位域	时钟源
00xx	NO CLK
0100	CK_SYS
0101	CK_IRC8M
0110	CK_HXTAL
0111	CK_PLL/2
1000	CK_PLL1
1001	CK_PLL2/2
1010	EXT1
1011	CK_PLL2
1100	CK_IRC48M
1101	CK_IRC48M/8
1110	CK_PLLUSB/32

2.3.4. HXTAL 时钟监视器 (CKM)

设置时钟控制寄存器RCU_CTL中的HXTAL时钟监视使能位CKMEN, HXTAL可以使能时钟监视功能。该功能需要在HXTAL启动延迟后使能, 在HXTAL停止后禁止。一旦HXTAL故障, HXTAL将自动被禁止, 时钟中断寄存器RCU_INT中的HXTAL时钟阻塞标志位CKMIF被置位, 产生HXTAL故障事件。这个故障引发的中断和Cortex®-M33的不可屏蔽中断NMI相连。

注意: 如果HXTAL被选作系统时钟、PLL或RTC时钟源, HXTAL故障将促使选择IRC8M为系统时钟源, PLL将被自动禁止, RTC的时钟源需要重新配置。

2.3.5. PLL 展频 (SSCG)

为了减小EMI干扰, GD32E5xx PLL集成时钟展频功能(只适用与主PLL), 有效降低在主时钟频点及其奇次谐波能量。根据设置的调制频率 f_{mod} 与调制峰值 $mdamp$ (范围参照[表2-4. 锁相环 spread spectrum clock generation \(SSCG\)](#)), 通过公式(2-1)与公式(2-2), 计算出MODCNT与MODSTEP, 填入PLL时钟扩频控制寄存器(RCU_PLLSSCTL)中, 注意MODCNT与MODSTEP的乘积不能大于 $2^{15}-1$, 如果出现大于的情况, 则需要降低调制峰值 $Mdamp$ 重新计算。

表 2-4. 锁相环 spread spectrum clock generation (SSCG) 特性

名称	参数	条件	最小值	典型值	最大值	单位
f_{mod}	调制频率	—	—	—	10	kHz
$mdamp$	峰值调幅	—	—	—	2	%
MODCNT* MODSTEP	—	—	—	—	$2^{15}-1$	—

MODCNT与MODSTEP通过以下算式得出:

$$\text{MODCNT} = \text{round}(f_{\text{PLLIN}}/4/f_{\text{mod}}) \quad (2-1)$$

$$\text{MODSTEP} = \text{round}(\text{mdamp} * \text{PLLN} * 2^{14} / (\text{MODCNT} * 100)) \quad (2-2)$$

f_{PLLIN} 表示 PLL 输入时钟频率, f_{mod} 表示 扩频调制频率, mdamp 表示 扩频调制振幅 (按百分比表示), PLLN 表示 PLL 时钟频率倍频因子

例如 PLL 参考时钟源 $\text{HXTAL}=8\text{MHz}$, 预分频 $\text{PLLM}=4$, 则 $f_{\text{PLLIN}}=2\text{MHz}$, 设置 $\text{PLLN}=200$ (此时 VCO 频率 400MHz , 二分频得到系统时钟 200MHz), 展频调制频率 10KHz , 调制幅度 2% , 则计算得到 $\text{MODCNT}=50$, $\text{MODSTEP}=1311$, 此时 $\text{MODCNT} * \text{MODCNT} > 2^{15}-1$, 无法达到。降低调制幅度为 1% , 则 $\text{MODCNT}=50$, $\text{MODSTEP}=655$, 此时 $\text{MODCNT} * \text{MODCNT}=32750 < 2^{15}-1$ 满足要求。

根据寄存器 RCU_PLLSCTL 中 SS_TYPE 的设置, 可选择两种扩频调制类型, 分别为中心扩频和向下扩频, PLL 输出频率会按如下波形变化。

图 2-16. 中心扩频方式展频





图 2-17. 向下扩频方式展频



2.3.6. 电压控制

深度睡眠模式电压寄存器 (RCU_DSV) 中的 DSLPVS[2:0] 位域可以控制 1.1V 域在深度睡眠模式下的电压。

表2-5. 深度睡眠模式下1.1V域电压选择

DSLPVS[2:0]	深度睡眠模式电压(V)
000	1.0
001	0.9
010	0.8
011	0.7

2.4. 启动配置

GD32E5xx系列提供三种启动方式，可以通过BOOT0和BOOT1来进行相关的配置。用户可以配置BOOT0和BOOT1，进行上电复位或系统复位，从而确定启动选项。[表2-7. BOOT模式](#)为3种启动模式。电路设计时，运行用户程序，BOOT0不能悬空，建议通过一个10kΩ电阻到GND。

[图2-18. 推荐BOOT电路设计](#)为推荐的Boot引脚硬件设计；运行System Memory进行程序更新，需要将BOOT0接高，BOOT1接低，更新完成后，再将BOOT0接低上电才能运行用户程序；SRAM执行程序多用于调试状态下。

嵌入式的Bootloader存放在系统存储空间，用于对FLASH存储器进行重新编程。在GD32E5xx设备中，Bootloader可以通过一个或两个USART端口、标准USB端口和外界交互。具体情况如下表所示。


表2-6. Bootloader交互接口

产品线	产品	支持外设
HD	GD32E503xx	USART0(PA9 PA10)
CL	GD32E505xx	USART0(PA9 PA10)
		USART1(PD5 PD6)
		USB(PA9 PA11 PA12)
CL	GD32E507xx	USART0(PA9 PA10)
		USART1(PD5 PD6)
		USB(PA9 PA11 PA12)
	GD32E508xx	USART0(PA9 PA10)
		USART1(PD5 PD6)
		USB(PA9 PA11 PA12)

表 2-7. BOOT 模式

BOOT 模式	BOOT1	BOOT0
主 Flash 存储器	X	0
系统存储器	0	1
片上 SRAM	1	1

图2-18. 推荐BOOT电路设计



注意：


1. MCU运行后，如果改变BOOT状态，须系统复位后才可生效；
2. 一旦BOOT1引脚状态被采样到，它可以被释放用于其他用途。

2.5. 典型外设模块

2.5.1. GPIO 电路

最大封装的GPIO接口包括7组通用输入/输出端口，每组端口提供最多16个通用输入/输出引脚，分别为PA0 ~ PA15, PB0 ~ PB15, PC0 ~ PC15, PD0 ~ PD15, PE0 ~ PE15, PF0 ~ PF15和PG0 ~ PG15，每个引脚都可以通过寄存器独立配置，GPIO口的基本结构详见下图：

图 2-19. 标准 IO 的基本结构



注意:

1. IO口分为5V耐受和非5V耐受，使用时注意区分IO口耐压情况，详见Datasheet;
2. 非5V耐受IO，外接超过V_{DD}的电压时，可能会产生灌电流;
3. 5V耐受的IO口直接5V时，建议IO口配置为开漏模式，外部上拉来工作;
4. IO口上电复位后，默认模式为浮空输入，电平特性不确定，为了获得较一致的功耗，建议所有IO口配置成模拟输入然后再根据应用需求来修改为相应的模式(芯片内部没有引出的端口也需要配置);
5. 为提高EMC性能，未使用的IO口引脚建议硬件上拉或者是下拉;
6. PC13、PC14、PC15这三个IO口的驱动能力偏弱，输出电流能力有限(3mA左右)，配置为输出模式时，其工作速度不能超过2MHz(最大负载为30pF);
7. 多组中同一标号PIN仅可配置一个IO口为外部中断，例：PA0、PB0、PC0仅支持三个中的其中一个IO口产生外部中断，不支持三个同为外部中断模式;
8. 多IO翻转，VCORE波动，需要限制IO波动数量和IO输出电流。

2.5.2. USART 电路

通用同步异步收发器(USART)提供了一个灵活方便的串行数据交换接口，数据帧可以通过全双工或半双工，同步或异步的方式进行传输。USART提供了可编程的波特率发生器，能对系统时钟进行分频产生USART发送和接收所需的特定频率。

USART不仅支持标准的异步收发模式，还实现了一些其他类型的串行数据交换模式，如红外编码规范，SIR，智能卡协议，LIN，以及同步单双工模式。它还支持多处理器通信和Modem流控操作(CTS/RTS)。数据帧支持从LSB或者MSB开始传输。数据位的极性和TX/RX引脚都可以灵活配置。

USART支持DMA功能，以实现高速率的数据通信。

表 2-8. USART 重要引脚描述

引脚	类型	描述
RX	输入	接收数据
TX	输出 I/O (单线模式/智能卡模式)	发送数据。当 USART 使能后，若无数据发送，默认为高电平
CK	输出	用于同步通信的串行时钟信号
nCTS	输入	硬件流控模式发送使能信号
nRTS	输出	硬件流控模式发送请求信号


2.5.3. ADC 电路

GD32E5xx系列内部集成了一个12位的SAR ADC，它有多达18个通道，可测量16个外部和2个内部信号源。内部信号为温度传感器通道(ADC0_CH16)，内部参考电压输入通道(ADC0_CH17)。温度传感器体现的是温度的变化，并不适合测量绝对温度。如果需要测量精确的温度，必须使用一个外置的温度传感器。内部参考电压V_{REFINT}提供了一个稳定的电压输出(1.1V)给到ADC，并内部连接至ADC0_CH17。

如果在使用过程中，ADC采集外部输入电压，若采样数据波动较大，可能是由于电源波动引起的干扰，可通过采样内部V_{REFINT}进行校准，反推外部采样电压。

设计ADC电路时，建议在ADC输入管脚处放置个小电容，建议放置一个500pF的小电容即可。
 ADC供电要求：一般供电电压为3.3V。当电压为1.62V到2.4V，ADC最大时钟频率可达14MHz。
 当电压为2.4V到3.6V，ADC最大时钟频率可达35MHz。

图 2-20. ADC 采集电路设计



$f_{ADC} = 35\text{MHz}$ 时，输入阻抗和采样周期关系如下，为了获得较好的转换结果，使用过程中，建议尽量降低 f_{ADC} 的频率，采样周期尽量选较大的值，外部电路设计时也尽量减小输入阻抗，必要时采用运放跟随来降低输入阻抗。

表 2-9. $f_{ADC}=35\text{MHz}$ 采样周期与外部输入阻抗关系

T_s (cycles)	t_s (μs)	$R_{AIN \ max}$ ($\text{k}\Omega$)
1.5	0.043	0.6
7.5	0.21	5.0
13.5	0.39	9.4
28.5	0.81	20.5
41.5	1.19	30.0
55.5	1.59	40.0
71.5	2.04	52.0
239.5	6.84	175.8

2.5.4. DAC 电路

GD32E5xx的数字/模拟转换器可以将12位的数字数据转换为外部引脚上的电压输出。数据可以采用8位或12位模式，左对齐或右对齐模式。当使能了外部触发，DMA可被用于更新输入端数字数据。在输出电压时，可以利用DAC输出缓冲区来获得更高的驱动能力。

两个DAC可以独立或并发工作。

表 2-10. DAC 相关引脚描述

名称	描述	信号类型
V_{DDA}	模拟电源	输入，模拟电源
V_{SSA}	模拟电源地	输入，模拟电源地
V_{REFP}	DAC 正参考电压， $2.4\text{V} \leq V_{REFP} \leq V_{DDA}$	输入，模拟正参考电压
DAC_OUTx	DACx 模拟输出	模拟输出信号


在使能DAC模块前，GPIO口（PA4对应DAC0，PA5对应DAC1）应配置为模拟模式。

2.5.5. USB 电路

GD32E505xx/ GD32E507xx/ GD32E508xx互联型MCU拥有内嵌的USB接口，其为一个USBFS模块。USB协议要求时钟精度不低于500ppm，内部时钟可能无法达到这样的精度，所以建议使用USB功能时使用外部晶体或有源晶振做为USB模块时钟源。

GD32E503xx只能设计为USB device。在设计电路时，需要为DP数据线设计一个可控的1.5k的上拉电阻。[图2-21. 推荐USB-Device参考电路](#)为推荐的USB-Device参考电路。为了提升USB的ESD性能，USB外壳建议设计阻容放电隔离电路。


图 2-21. 推荐 USB-Device 参考电路



推荐： $R = 1M\Omega$, $C = 4700pF$ 。


GD32F505xx / GD32F507xx / GD32F508xx互联型MCU的USB模块既可设计为USB device，又可设计为USB host。设计为Device时推荐的电路如[图2-22. 推荐USB-Device \(USBFS\) 参考电路](#)所示；为了提升USB的ESD性能，USB外壳建议设计阻容放电隔离电路。设计为host模式时，推荐电路为[图2-23. 推荐USB-Host参考电路](#)。

图 2-22. 推荐 USB-Device (USBFS) 参考电路



推荐: $R = 1M\Omega$, $C = 4700pF$ 。

图 2-23. 推荐 USB-Host 参考电路




推荐: $R = 1M\Omega$, $C = 4700pF$ 。

2.5.6. Standby 模式唤醒电路

GD32E5xx 系列支持五种低功耗模式，分别为睡眠模式、深度睡眠模式，深度睡眠模式 1，深度睡眠模式 2 和待机模式，其中功耗最低的是待机模式，此低功耗模式需要的唤醒时间也是最长的。从 Standby 模式唤醒可通过 WKUP 引脚上升沿唤醒，此时无需配置对应 GPIO，仅需配置 PMU_CS 寄存器里的 WUPEN 位即可。WKUP 唤醒引脚参考电路设计如下：

图 2-24. Standby 外部唤醒引脚电路设计



注意: 该模式在电路设计时需要注意，WKUP 引脚和 VDD 间如果有串电阻，可能会增加额外的功耗。

2.6. 下载调试电路

GD32E5xx系列内核支持JTAG调试接口和SWD接口。JTAG接口标准为20针接口，其中5根信号接口，SWD接口标准为5针接口，其中2根信号接口。

注意：复位后，调试相关端口为输入PU/PD模式，其中：

- PA15: JTDO为上拉模式；
- PA14: JTCK / SWCLK为下拉模式；
- PA13: JTMS / SWDIO为上拉模式；
- PB4: NJTRST为上拉模式；
- PB3: JTDO为浮空模式。

表 2-11. JTAG 下载调试接口分配

备用功能	GPIO 端口
JTMS	PA13
JTCK	PA14
JTDI	PA15
JTDO	PB3
NJTRST	PB4

图 2-25. 推荐 JTAG 接线参考设计





表 2-12. SWD 下载调试接口分配

备用功能	GPIO 端口
SWDIO	PA13
SWCLK	PA14

图 2-26. SWD 接线参考设计




有以下几种方式可以提高**SWD**下载调试通信的可靠性，增强下载调试的抗干扰能力。

1. 缩短**SWD**两个信号线长度，最好15cm以内；
2. 将**SWD**两根线和**GND**线编个麻花，缠在一起；
3. 在**SWD**两根信号线对地各并几十pF小电容；
4. **SWD**两根信号线任意IO串入100Ω~1kΩ电阻。

2.7. 参考原理图设计

图 2-27. GD32E5xx 推荐参考原理图设计



3. PCB Layout 设计


为增强MCU的功能稳定性及EMC性能，不仅需要考虑配套外围元器件性能，在PCB Layout上也至关重要。另外，在条件允许的情况下，尽量选用有独立GND层和独立电源层的PCB设计方案，这样可以提供更好的EMC性能。如果条件不允许的情况下，无法提供独立的GND层和电源层，那也需要保证有一个良好的供电和接地设计，如尽量使得MCU下方GND平面的完整性，具有EPAD的封装，PCB Layout建议EPAD接地等。

在有大功率或可产生强干扰的应用下，需要考虑将MCU远离这些强干扰源。

3.1. 电源去耦电容

GD32E5xx系列电源有V_{DD}、V_{DDA}、V_{REF+}和V_{BAT}四个供电脚，100nF去耦电容采用陶瓷即可，且需要保证位置尽可能地靠近电源引脚。电源走线要尽量使得经过电容后再到达MCU电源引脚，建议可通过靠近电容PAD处打Via的形式Layout。


图 3-1. 推荐电源引脚去耦 Layout 设计



3.2. 时钟电路

GD32E5xx系列时钟有HXTAL和LXTAL，要求时钟电路（包括晶体或晶振及电容等）靠近MCU时钟引脚放置，且尽量时钟走线由GND包裹起来。

图 3-2. 推荐时钟引脚 Layout 设计（无源晶体）




注意：

1. 晶体尽量靠近MCU时钟Pin，匹配电容等尽量靠近晶体；
2. 整个电路尽量与MCU在同层，走线尽量不要穿层；
3. 时钟电路PCB区域尽量禁空，不走任何与时钟无关走线；
4. 大功率、强干扰风险器件及高速走线尽量远离时钟晶体电路；
5. 时钟线进行包地处理，以起到屏蔽效果。

3.3. 复位电路

NRST走线PCB Layout参考如下：

图 3-3. 推荐 NRST 走线 Layout 设计




注意：复位电路阻容等尽可能地靠近MCU NRST引脚，且NRST走线尽量远离强干扰风险器件及高速走线等，条件允许的话，最好将NRST走线做包地处理，以起到更好的屏蔽效果。

3.4. SHRTIMER 电路

SHRTIMER 具有超高分辨率计数时钟，可用于高精度定时。它可以产生 10 个超高分辨率的数

字信号来灵活地控制电动机或用于电源管理应用。这 10 个数字信号可以独立输出，也可以耦合成 5 对互补信号输出。当用作多路 PWM 输出时，输出信号线建议走等长等宽线，消除 PCB 走线对 SHRTIMER 分辨率的干扰。走线方式如图 3-4 所示。

图 3-4 推荐 SHRTIMER 多路 PWM 走线 Layout 设计



3.5. USB 电路

USB模块有DM、DP两根差分信号线，建议PCB走线要求做特性阻抗90ohm，差分走线严格按照等长等距规则来走，且尽量使走线最短，如果两条差分线不等长，可在终端用蛇形线补偿短线。

DM、DP差分走线注意事项如下：

1. 布局时摆放合理，以缩短差分走线距离；
2. 优先绘制差分线，一对差分线上尽量不要超过两对过孔，且需要对称放置；
3. 对称平行走线，保证两根线紧密耦合，避免90°、弧形或45°走线方式；
4. 差分走线上所接阻容、EMC等器件，或测试点，也要做到对称原则。

4. 封装说明

GD32E5xx系列共有5种封装形式，分别为LQFP48、LQFP64、LQFP100、LQFP144。

表 4-1. 封装型号说明

产品型号	封装
GD32E5xxCxT6	LQFP48(7x7, 0.5 pitch)
GD32E5xxRxT6	LQFP64(10x10, 0.5 pitch)
GD32E5xxVxT6	LQFP100(14x14, 0.5 pitch)
GD32E5xxZxT6	LQFP144(20x20, 0.5pitch)

(尺寸单位为毫米mm)

5. 版本历史

表 5-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2022 年 12 月 18 日
1.1	更新 2.1.3 章节, 提供所有封装供电设计图, 说明相关引脚在芯片内部连接情况	2023 年 06 月 21 日
1.2	更新 GD32E50x 为 GD32E5xx, 适用产品添加 GD32E513/517/518 三个系列。	2024 年 04 月 23 日
1.3	增加 VDD/VDDA 电源域注意 5/6 增加 GPIO 电路注意 8 增加外部高速晶体振荡时钟注意 8	2024 年 05 月 17 日
1.4	1. 细化电源检测及复位相关内容, 增加 2.2 节; 2. 修改 USB DM/DP 电路	2024 年 12 月 15 日

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company under the intellectual property laws and treaties of the People's Republic of China and other jurisdictions worldwide. The Company reserves all rights under such laws and treaties and does not grant any license under its patents, copyrights, trademarks, or other intellectual property rights. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

The Company makes no warranty of any kind, express or implied, with regard to this document or any Product, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. The Company does not assume any liability arising out of the application or use of any Product described in this document. Any information provided in this document is provided only for reference purposes. It is the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Except for customized products which has been expressly identified in the applicable agreement, the Products are designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only. The Products are not designed, intended, or authorized for use as components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, atomic energy control instruments, combustion control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, life-support devices or systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the device or Product could cause personal injury, death, property or environmental damage ("Unintended Uses"). Customers shall take any and all actions to ensure using and selling the Products in accordance with the applicable laws and regulations. The Company is not liable, in whole or in part, and customers shall and hereby do release the Company as well as it's suppliers and/or distributors from any claim, damage, or other liability arising from or related to all Unintended Uses of the Products. Customers shall indemnify and hold the Company as well as it's suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Products.

Information in this document is provided solely in connection with the Products. The Company reserves the right to make changes, corrections, modifications or improvements to this document and Products and services described herein at any time, without notice.

© 2024 GigaDevice – All rights reserved