

GigaDevice Semiconductor Inc.

GD32M531x 系列硬件开发指南

应用笔记

AN251

1.0 版本

(2025 年 3 月)

目录

目录	2
图索引	4
表索引	5
1. 前言	6
2. 硬件设计	7
2.1. 电源	7
2.1.1. V _{DD} / V _{DDA} 电源域.....	7
2.1.2. 省电模式	8
2.1.3. 供电设计	8
2.2. 复位及电源管理	10
2.2.1. LVD	10
2.2.2. POR / PDR.....	12
2.2.3. NRST 引脚.....	12
2.3. 时钟	15
2.3.1. 外部高速晶体振荡时钟 (HXTAL)	15
2.3.2. 内部高速振荡器时钟 (IRC32M)	16
2.3.3. 时钟输出能力 (CKOUT)	17
2.3.4. HXTAL 时钟监视器 (CKM)	17
2.4. 启动配置	17
2.5. 典型外设模块	18
2.5.1. GPIO 电路	18
2.5.2. UART 电路.....	19
2.5.3. CAN 电路	20
2.5.4. I2C 电路	20
2.5.5. SPI 电路	21
2.5.6. ADC 电路	23
2.5.7. 内部温度传感器	24
2.5.8. DAC 电路	25
2.5.9. CMP 电路.....	25
2.5.10. 待机模式唤醒电路	27
2.6. 下载调试电路	27
2.7. 参考原理图设计	30
3. PCB Layout 设计	31
3.1. 电源去耦电容	31
3.2. 时钟电路	32

3.3. 复位电路	33
4. 封装说明	34
5. 版本历史	35

图索引

图 2-1. GD32M531x 系列电源域概览	7
图 2-2. GD32M531x 系列推荐供电设计	9
图 2-3. 寄生电阻计算公式	9
图 2-4. 低电压检测器 0 框图	10
图 2-5. 低电压检测器 1 框图	10
图 2-6. 低电压检测器 2 框图	11
图 2-7. 上电 / 掉电复位波形图	12
图 2-8. 系统复位电路	14
图 2-9. 推荐外部复位电路	14
图 2-10. 时钟树	15
图 2-11. HXTAL 外部晶体电路	16
图 2-12. HXTAL 外部时钟电路（旁路模式）	16
图 2-13. 推荐 BOOT 电路设计	18
图 2-14. 标准 IO 的基本结构	19
图 2-15. UART 参考电路	20
图 2-16. CAN 参考电路	20
图 2-17. I2C 参考电路	21
图 2-18. SPI 四线模式参考电路	21
图 2-19. SPI 典型的全双工模式连接	22
图 2-20. SPI 典型的单工模式连接（主机：接收，从机：发送）	22
图 2-21. SPI 典型的单工模式连接（主机：发送，从机：接收）	22
图 2-22. SPI 典型的双向线连接	23
图 2-23. ADC 采集电路设计	24
图 2-24. 比较器框图	25
图 2-25. 比较器迟滞	26
图 2-26. 推荐待机模式外部唤醒引脚电路设计	27
图 2-27. 推荐 JTAG 接线参考设计	28
图 2-28. 推荐 SWD 接线参考设计	29
图 2-29. 推荐 ONE-LINE 接线参考设计	29
图 2-30. GD32M531x 推荐参考原理图设计	30
图 3-1. GD32M531x 推荐 Layout 参考设计	31
图 3-2. 推荐电源引脚去耦 Layout 设计	32
图 3-3. 推荐 VCAP 引脚去耦 Layout 设计	32
图 3-4. 推荐时钟引脚 Layout 设计（无源晶体）	33
图 3-5. 推荐 NRST 走线 Layout 设计	33

表索引

表 1-1. 适用产品.....	6
表 2-1. 节电模式总结	8
表 2-2. 时钟源的选择	17
表 2-3. BOOT 模式	18
表 2-4. 传输模式与上拉电阻参考关系.....	21
表 2-5. ADC 内部输入信号.....	23
表 2-6. ADC 输入引脚定义.....	23
表 2-7. $f_{ADC} = 36\text{MHz}$ 采样周期与外部输入阻抗关系.....	24
表 2-8. DAC 相关引脚描述	25
表 2-9. CMP 的输入和输出总结	26
表 2-10. JTAG 下载调试接口分配	27
表 2-11. SWD 下载调试接口分配	28
表 2-12. ONE-LINE 下载调试接口分配.....	29
表 4-1. 封装型号说明	34
表 5-1. 版本历史.....	35

1. 前言

本文是专为基于Arm® Cortex®-M33架构的32位通用MCU GD32M531x系列开发者提供的，对GD32M531x系列产品硬件开发做了总体介绍，如电源、复位、时钟、启动模式的设置及下载调试等。该应用笔记的目的是让开发者快速上手使用GD32M531x系列产品，并快速进行产品硬件开发使用，节约研读手册的时间，加快产品开发进度。

本应用笔记总共分为七部分来讲述：

1. 电源，主要介绍GD32M531x系列电源管理、供电及复位功能的设计；
2. 时钟，主要介绍GD32M531x系列高、低速时钟的功能设计；
3. 启动配置，主要介绍GD32M531x系列BOOT配置及设计；
4. 典型外设模块，主要介绍GD32M531x系列主要功能模块硬件设计；
5. 下载调试电路，主要介绍GD32M531x系列推荐典型下载调试电路；
6. 参考电路及PCB Layout设计，主要介绍GD32M531x系列硬件电路设计及PCB Layout设计注意事项；
7. 封装说明，主要介绍GD32M531x系列所包含的封装形式及命名。

该文档也满足了基于GD32M531x系列产品应用开发中所用到的最小系统硬件资源。

表1-1. 适用产品


类型	型号
MCU	GD32M531x 系列

2. 硬件设计

2.1. 电源

GD32M531x系列 V_{DD} / V_{DDA} 工作电压范围为2.7V ~ 5.5 V。如[图2-1. GD32M531x系列电源域概览](#)所示，GD32M531x系列设备有两个电源域，包括 V_{DD} / V_{DDA} 域和1.2V域。 V_{DD} / V_{DDA} 域由电源直接供电，且在 V_{DD} / V_{DDA} 域中嵌入了一个LDO，用来为1.2V域供电。

图2-1. GD32M531x系列电源域概览



2.1.1. V_{DD} / V_{DDA} 电源域

V_{DD} / V_{DDA} 域包括 V_{DD} 域和 V_{DDA} 域两部分。 V_{DD} 域包括 HXTAL（高速外部晶体振荡器）、LDO（电压调节器）、POR / PDR（上电 / 掉电复位）、FWDGT（独立看门狗定时器）和除 PD4 / D5、PC0-PC12 之外的所有 PAD 以及 IRC32M（内部 32M RC 振荡器）、IRC32K（内部 32KHz RC 振荡器）、PLLs（锁相环）和 LVD（低电压检测器）等等。 V_{DDA} 域包括 AV_{DD0} 和 AV_{DD2} 两部分，其中 AV_{DD0} 包括 ADC0， AV_{DD2} 包括 ADC2，DAC（AD / DA 转换器）、CMP 等等。

V_{DD} 域

为 1.2V 域供电的 LDO（电压调节器），其复位后保持使能。可以被配置为三种不同的工作状态：包括睡眠模式（全供电状态）、深度睡眠模式（全供电或低功耗状态）和待机模式（关闭状态）。

VDDA 域

一般来说，数字电路由 V_{DD} 供电，而大多数的模拟电路由 V_{DDA} 供电。为了提高 ADC 和 DAC 的转换精度，为 V_{DDA} 独立供电可使模拟电路达到更好的特性。为避免噪声， V_{DDA} 通过外部滤波电路连接至 V_{DD} ，相应的 V_{SSA} 通过特定电路连接至 V_{SS} 。

2.1.2. 省电模式

系统复位或电源复位后，GD32M531x MCU 处于全功能状态且电源域全部处于供电状态。实现较低的功耗的方法有两种：减慢系统时钟（HCLK, PCLK1, PCLK2），关闭未使用的外设的时钟。此外，三种省电模式可以实现更低的功耗，它们是睡眠模式、深度睡眠模式和待机模式。三种省电模式对比如 [表2-1. 省电模式总结](#) 所示。

表2-1. 省电模式总结

模式	睡眠	深度睡眠	待机
描述	仅关闭 CPU 时钟	1. 关闭 1.2V 电源域的所 有时钟 2. 关闭 IRC32M、HXTAL 和 PLL	1. 关闭 1.2V 电源域的供 电 2. 关闭 IRC32M、HXTAL 和 PLL
LDO 状态	开启（正常功耗模式）	开启（正常功耗模式或者低 功耗模式）	关闭
配置	SLEEPDEEP = 0	SLEEPDEEP = 1 STBMOD = 0	SLEEPDEEP = 1 STBMOD = 1, WURST=1
进入指令	WFI 或 WFE	WFI 或 WFE	WFI 或 WFE
唤醒	若通过 WFI 进入，则任 何中断均可唤醒； 若通过 WFE 进入，则任 何事件（或 SEVONPEND=1 时的中 断）均可唤醒	若通过 WFI 进入，来自 EXTI 的任何中断可唤醒； 若通过 WFE 进入，来自 EXTI 的任何事件（或 SEVONPEND=1 时的中 断）可唤醒	1. NRST 引脚 2. WKUP 引脚 3. FWDGT 复位
唤醒延迟	无	IRC32M 唤醒时间 如果 LDO 处于低功耗模 式，需增加 LDO 唤醒时间	上电序列


注意：在待机模式下，除了 NRST 引脚和使能的 WKUP 引脚，其他所有 I/O 都处于高阻态。

2.1.3. 供电设计

系统需要稳定的电源，开发使用的时候有些重要事项需要注意：

- VDD 引脚必须外接对地电容（ $N * 100\text{nF}$ 陶瓷电容 + 不小于 $4.7\ \mu\text{F}$ 钽电容，至少一个 VDD 引脚需要接不小于 $4.7\ \mu\text{F}$ 电容到 GND，其他 VDD 引脚接 $100\ \text{nF}$ ）；
- VDDA/VREFP 引脚必须外接对地电容（建议 $10\ \text{nF} + 1\ \mu\text{F}$ 陶瓷电容）；
- VCAP 引脚必须外接对地电容（建议 $470\ \text{nF} + 1\ \text{nF}$ 陶瓷电容）。


图2-2. GD32M531x 系列推荐供电设计



注意:

1. 所有去耦电容须靠近芯片对应VDD、VDDA/VREFP、VCAP引脚放置，电源走线尽可能少的共用路径；
2. 当MCU电源电压不稳定，或有电压跌落等风险时，建议将V_{DD}的4.7 μF电容调整为不低于10 μF的电容。
3. VCAP引脚与电容之间的接线长度应小于等于8mm（如果可能，应小于等于4mm），否则寄生电阻值增加会降低电容的有效性，并可能对V_{DD}的噪声水平产生影响。如果VCAP引脚与电容之间的接线长度大于8mm，在布线设计时，应使寄生电阻小于1Ω，[图2-3. 寄生电阻计算公式](#)给出了寄生电阻的计算公式。

图2-3. 寄生电阻计算公式



$$R = \frac{l}{\sigma w t} (\Omega)$$

$$L = 0.21 \left[\ln \left\{ \frac{2l}{w + t} \right\} + 0.5 \right] (\mu\text{H})$$

$$\omega L = 2\pi f L (\Omega)$$

$$f = 20 (\text{MHz})$$

$$R_p = R + 2\pi f L (\Omega) < 1 (\Omega)$$

σ 是铜的电导率

2.2. 复位及电源管理


2.2.1. LVD

三个低压检测器（LVD）用于检测低电压事件。

LVD0

LVD0 用于检测 VDD / VDDA 供电电压是否低于选项字节中的 LVD0T[7:6]位所选择的设定阈值。如果选项字节中的 LVD0EN 设置为 0，当 LVD0 检测到电压低于设定阈值时，将产生系统复位。


图2-4. 低电压检测器 0 框图



LVD1

低电压检测器 1（LVD1）用于检测 VDD / VDDA 供电电压是否低于或高于由 PMU_LVD1CTL 中 LVD1T[3:0]位配置的检测阈值。当 LVD1 被启用时，如果检测到 $VDD / VDDA > Vdet1$ 或 $VDD / VDDA \leq Vdet1$ ，LVD1 可以产生系统复位或中断。

图2-5. 低电压检测器1框图



通过以下寄存器设置序列，LVD1 可以产生中断。

1. 通过 SYSCFG_PRCFG 中的 PRCFG2 位解锁 PMU_LVD1CTL。
2. 设置 LVD1T[3:0]位选择 LVD1 的检测电压阈值。
3. 设置 LVD1MSEL 位选择 LVD1 的中断模式。
4. 配置 LVD1INTSEL[1:0]位设置生成 LVD1 中断的条件。
5. 配置 LVD1ITSEL 位设置中断类型。

6. 设置 LVD1EN 位启用 LVD1。
7. 设置 LVD1OUTEN 位来启用 LVD1 比较结果输出。
8. 将 LVD1DETF 位设置为 0。
9. 设置 LVD1IRE 位来启用 LVD1 中断。

注意：在以下两种情况下，不需要执行步骤 1.2.5:

- a. 在停止监控后，监控会在不更改监控设置的情况下重新启动。
- b. 停止监控后，更改 LVD1ITSEL 和 LVD1INTSEL 监控将重新启动。


通过以下步骤的寄存器设置序列，LVD1 可以产生系统复位。

1. 设置 LVD1T[3:0]位来选择 LVD1 的检测电压阈值。
2. 设置 LVD1MSEL 位选择 LVD1 的复位模式。
3. 设置 LVD1RSTSEL 位来设置 LVD1 复位信号产生的时长。
4. 设置 LVD1IRE 位来启用 LVD1 复位模式。
5. 设置 LVD1EN 位来启用 LVD1。
6. 设置 LVD1OUTEN 位来启用 LVD1 比较结果输出。

LVD2

低压检测器 2 (LVD2) 用于检测 VDD / VDDA 供电电压是否低于或高于由 PMU_LVD2CTL 中的 LVD2T[3:0]位选择的检测阈值。当 LVD2 启用时，如果检测到 $VDD/VDDA > V_{det2}$ 或 $VDD/VDDA \leq V_{det2}$ ，LVD2 可以产生系统复位或中断。

图2-6. 低电压检测器2框图



通过以下寄存器设置序列，LVD2 可以产生中断。

1. 通过 SYSCFG_PRCFG 中 PRCFG2 位来解锁 PMU_LVD2CTL。
2. 设置 LVD2T[1:0]位来选择 LVD2 的检测电压阈值。
3. 设置 LVD2MSEL 位来选择 LVD2 的中断模式。
4. 配置 LVD2INTSEL[1:0]位来设置生成 LVD2 中断的条件。
5. 配置 LVD2ITSEL 位来设置中断类型。
6. 设置 LVD2EN 位来启用 LVD2。
7. 设置 LVD2OUTEN 位来启用 LVD2 比较结果输出。
8. 将 LVD2DETF 位设置为 0。
9. 设置 LVD2IRE 位来启用 LVD2 中断。

注意： 以下两种情况下不需要执行步骤 1.2.5:

- a. 在停止监控后，不更改监控设置就重新启动监控。
- b. 监控停止后，更改 LVD2ITSEL 和 LVD2INTSEL 监控将重新启动。


通过以下步骤寄存器设置序列，LVD2 可以生成系统重置。

1. 设置 LVD2T[1:0]位来选择 LVD2 的检测电压阈值。
2. 设置 LVD2MSEL 位来选择 LVD2 的复位模式。
3. 设置 LVD2RSTSEL 位来设置 LVD2 复位信号产生的时长。
4. 设置 LVD2IRE 位来启用 LVD2 复位模式。
5. 设置 LVD2EN 位来启用 LVD2。
6. 设置 LVD2OUTEN 位来启用 LVD2 比较结果输出。

2.2.2. POR / PDR

POR / PDR（上电 / 掉电复位）电路检测 V_{DD} / V_{DDA} 并在电压低于特定阈值时产生电源复位信号复位整个芯片。[图2-7. 上电 / 掉电复位波形图](#)显示了供电电压和电源复位信号之间的关系。 V_{POR} 表示上电复位的阈值电压， V_{PDR} 表示掉电复位的阈值电压，迟滞电压 V_{hyst} 值参考数据手册。

图2-7. 上电 / 掉电复位波形图



2.2.3. NRST 引脚

GD32M531 复位控制包括 2 种复位控制：电源复位、系统复位。电源复位又称为冷复位，电源启动时复位所有系统。除了 SW-DP 控制器，系统复位将复位处理器内核和外设 IP 部分。复位被外部信号、内部事件和复位发生器触发。接下章节将详细介绍这些复位。

电源复位

当以下事件中之一发生时，产生电源复位：1、上电/掉电复位（POR/PDR 复位）；2、从待机模式中返回后由内部复位发生器产生。电源复位复位所有的寄存器。电源复位为低电平有效，当

内部LDO电源基准准备好提供1.2V电压给GD32M531产品时，电源复位电平将变为无效。复位入口向量被固定在存储器映射地址0x0000_0004。

系统复位

当发生以下任一事件时，产生一个系统复位：


1. 电源复位 (POWER_RSTn)；
2. 外部引脚复位 (NRST)；
3. 窗口看门狗定时器计数终止 (WWDGT_RSTn)；
4. 独立看门狗定时器计数终止 (FWDGT_RSTn)；
5. Cortex®-M33的中断应用和复位控制寄存器中的SYSRESETREQ位置‘1’ (SW_RSTn)；
6. 选项字节装载器复位 (OBL_RSTn)；
7. 选项字节寄存器 nRST_STDBY 设置为 0，并且进入待机模式时将产生复位 (OB_STDBY_RSTn)；
8. 选项字节寄存器 nRST_DPSPSLP 设置为 0，并且进入深度睡眠模式时将产生复位 (OB_DPSPSLP_RSTn)；
9. 低电压0检测复位 (LVD0_RSTn)；
10. 低电压1检测复位 (LVD1_RSTn)；
11. 低电压2检测复位 (LVD2_RSTn)；
12. HXTAL丢失复位 (LOH_RSTn)；
13. PLL丢失复位 (LOP_RSTn)；
14. CPU锁死复位 (LOCKUP_RSTn)。

LVD_RSTn / LOH_RSTn / LOP_RSTn / LOCKUP_RSTn应通过软件启用。

除了SW-DP控制器，系统复位将复位处理器内核和外设IP部分。


系统复位脉冲发生器保证每一个复位源（外部或内部）都能有至少20μs的低电平脉冲延时。

图2-8. 系统复位电路



注意： LVD_RSTn/LOH_RSTn/LOP_RSTn/LOCKUP_RSTn产生复位是有条件的。必须在PMU部分设置LVD0RSTEN / LVD1RSTEN / LVD2RSTEN，以及在复位源/时钟寄存器（RCU_RSTSCK）中设置 LOHRSTEN / LOPRSTEN / LOCKUPRSTEN位。

图2-9. 推荐外部复位电路



注意：


1. 上拉电阻建议10 kΩ即可，以使得电压干扰不会导致芯片工作异常；
2. 若考虑静电等影响，可在NRST管脚处放置ESD保护二极管；
3. 尽管MCU内部有硬件POR电路，仍推荐外部加NRST复位阻容电路；
4. 如果MCU启动异常（由于电压波动等），可适当增加NRST对地电容值，拉长MCU复位完成时间，避开上电异常时序区；

2.3. 时钟

GD32M531x系列内部有完备的时钟系统，可以根据不同的应用场合，选择合适的时钟源。时钟主要特征：

- 1到24 MHz外部高速晶体振荡器（HXTAL）
- 32 MHz内部高速RC振荡器（IRC32M）
- 32 kHz内部低速RC振荡器（IRC32K）
- PLL时钟源可以是HXTAL或IRC32M
- HXTAL时钟监视

图2-10. 时钟树



注意：GD32M531xx系列MCU最高主频为180 MHz。

2.3.1. 外部高速晶体振荡时钟（HXTAL）

1–24MHz外部高速晶体振荡器（无源晶体），可为系统提供精准的主时钟。该特定频率的晶体必须靠近HXTAL引脚放置，和晶体连接的外部电阻和匹配电容，必须根据所选择的振荡器参数来调整。将控制寄存器RCU_CTL的HXTALBPS和HXTALEN位置‘1’来使能外部旁路模式。旁路输入时，信号接至OSCIN，OSCOOUT保持悬空状态，此时，CK_HXTAL等于驱动OSCIN管脚的外部时钟。通过使用控制寄存器（RCU_CTL）中的HXTALSCAL位选择HXTAL频率范围。如果HXTAL频率高于10MHz，则必须将HXTALSCAL位置1。

图2-11. HXTAL 外部晶体电路





图2-12. HXTAL 外部时钟电路（旁路模式）

**注意：**

1. 使用旁路输入时，信号从OSC_IN输入，OSC_OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_S)$ ，其中 C_S 为PCB和MCU引脚的杂散电容，典型值为10 pF。推荐选用外部高速晶体时，尽量选择晶体负载电容在20 pF左右的，这样外部所接匹配电容 C_1 和 C_2 电容值为20 pF即可，且PCB Layout时尽可能地靠近晶振引脚；
3. C_S 为PCB板走线及IC pin上的寄生电容，当晶体离MCU越近， C_S 越小，反之越大。所以，在实际应用中，当晶体离MCU较远导致晶体工作异常时，可适当减小外部匹配电容；
4. 使用外部高速晶体时，建议在晶体两端并联1 MΩ电阻，以使得晶体更容易起振；
5. 精度：外部有源晶振 > 外部无源晶体 > 内部IRC32M；
6. 正常使用有源晶振，会打开Bypass，此时要求高电平不低于0.7V_{DD}，低电平不大于0.3V_{DD}。如不打开Bypass，对有源晶振的振幅幅值要求会大大降低；
7. 谐振器与MCU时钟引脚连接的走线，即连接到MCU的OSC_OUT和OSC_IN两个引脚的走线，可能会因为PCB布局布线的空间限制，导致长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不相等，需要存在差值，以匹配实际的PCB板。对于这种情况，建议联系谐振器厂家，测算实际的数值。

2.3.2. 内部高速振荡器时钟（IRC32M）

高速内部32MHz RC振荡器时钟，简称IRC32M时钟，拥有32MHz的固定频率，设备上电后CPU默认选择的时钟源就是IRC32M时钟。IRC32M RC振荡器能够在不需要任何外部器件的条件下提供更低成本类型的时钟源。IRC32M晶体可以通过设置时钟控制寄存器（RCU_CTL）中的IRC32MEN位被启动和关闭。时钟控制寄存器RCU_CTL中的IRC32MSTB位用来指示IRC32M内部RC振荡器是否稳定。IRC32M振荡器的启动时间比HXTAL晶体振荡器要更短。如果时钟中

断寄存器RCU_INT中的相应中断使能位IRC32MSTBIE被置‘1’，在IRC32M稳定以后，将产生一个中断。IRC32M时钟也可用作PLL输入时钟。

工厂会校准IRC32M时钟频率的精度，但是它的精度仍然比HXTAL时钟要差。用户需求、环境条件和成本将决定选择哪个时钟作为系统时钟源。

如果HXTAL或者PLL是系统时钟源，为了最大程度减小系统从深度睡眠模式启动的时间，系统从深度睡眠模式初始唤醒的时候硬件强制IRC32M时钟作为系统时钟。

2.3.3. 时钟输出能力（CKOUT）

时钟输出功能输出从32kHz到180MHz的时钟。通过设置时钟配置寄存器RCU_CFG0中的CK_OUT时钟源选择位CKOUTSEL能够选择不同的时钟信号。相应的GPIO引脚应该被配置成复用功能I/O（AFIO）模式来输出选择的时钟信号

表2-2. 时钟源的选择

时钟源选择位	时钟源
000	无时钟
001	保留
010	CK_IRC32K
011	保留
100	CK_SYS
101	CK_IRC32M
110	CK_HXTAL
111	CK_PLL 或 CK_PLL/8

通过配置时钟配置寄存器RCU_CFG0的CKOUTDIV[2:0]位，可以将输出时钟按比例分频，进而降低CK_OUT频率。

2.3.4. HXTAL 时钟监视器（CKM）

设置时钟控制寄存器RCU_CTL中的HXTAL时钟监视使能位CKMEN，HXTAL可以使能时钟监视功能。该功能必须在HXTAL启动延迟完毕后使能，在HXTAL停止后禁止。一旦检测到HXTAL故障，HXTAL丢失复位由寄存器RCU_RSTSCK中的LOHRSTEN位决定是否产生。NMI中断是由SYSCFG_CFG3寄存器的CKMNMIIE位决定。

如果LOHRSTEN为0，则将时钟中断寄存器RCU_INT中的HXTAL时钟阻塞标志位CKMIF将被置‘1’，产生HXTAL故障事件。HXTAL将被自动禁用。此故障中断连接到Cortex®-M33的不可屏蔽中断NMI。如果选择HXTAL作为CK_SYS或PLL的时钟源，则HXTAL故障将迫使CK_SYS源为IRC32M，并且PLL将被自动禁用。

如果LOHRSTEN为1，则会生成HXTAL丢失复位。

2.4. 启动配置

GD32M531器件提供了两种启动源，可以通过BOOT-PN6选择。具体细节如下表所示。两个引

脚上的值在复位后的第4个CK_SYS上升沿上被锁定。用户需要在上电复位或系统复位后设置BOOT-PN6引脚以选择所需的启动源。一旦引脚被采样，将会被释放并可以用于其他用途。


上电序列或系统复位后，Arm® Cortex®-M33 处理器依次从地址 0x0000 0000 获取栈顶值，从 0x0000 0004 获取启动代码的基地址。然后，它开始从启动代码的基地址执行代码。

根据选定的启动源，主 Flash（从 0x0800 0000 开始的存储空间）或系统存储器（从 0x1FFF E000 开始的存储空间）被映射到起始地址为 0x0000 0000 的启动内存空间。嵌入式的 Bootloader 存放在系统存储空间，用于对 FLASH 存储器进行重新编程。Bootloader 可以通过 UART2(PF9/PF10, AF6)、UART4(PF11/PF12, AF7)、UART3(PF13/PF14, AF7) 从机模式和外界交互。

表2-3. BOOT 模式

BOOT 模式	BOOT-PN6
System Memory	0
Main Flash Memory	1

图2-13. 推荐 BOOT 电路设计



注意：


1. MCU运行后，如果改变BOOT状态，须系统复位后才可生效；

2.5. 典型外设模块

2.5.1. GPIO 电路

GD32M531x最多可支持53个通用I/O引脚（GPIO），分别为PA0 ~ PA1, PA9, PB0 ~ PB2, PB14 ~ PB15, PC0 ~ PC12, PD4 ~ PD14, PE8 ~ PE14, PF8 ~ PF14, PG11, PG13, PG15, PN2, PN5, PN6, PN7。各片上设备用其来实现逻辑输入/输出功能。每个GPIO端口有相关的控制和配置寄存器以满足特定应用的需求。GPIO引脚上的外部中断在中断 / 事件控制器（EXTI）中有相关的控制和配置寄存器。GPIO口的基本结构详见[图2-14. 标准IO的基本结构](#)：

图2-14. 标准 IO 的基本结构


**注意：**

1. IO口分为5 V耐受和非5 V耐受，除了PF8, PF9, PF10三个引脚为5V耐受，其余的为非5V耐受，当出现引脚电压大于VDD+0.3V的时候，请使用5V耐受引脚；
2. 5 V耐受的IO口直接5 V时，建议IO口配置为开漏模式，输出高电平通过外部上拉实现；
3. 每个GPIO引脚可以由软件配置为输出（推挽或开漏）、输入、外设备用功能或者模拟模式；
4. 在复位期间或复位之后，备用功能并未激活，所有GPIO端口都被配置成输入浮空模式，这种输入模式禁用上拉（PU） / 下拉（PD）电阻。为了获得较一致的功耗，建议所有IO口配置成模拟输入，然后再根据应用需求，修改为相应的模式（芯片内部没有引出的端口也需要配置）；
5. 为提高EMC性能，未使用的IO口引脚建议硬件上拉或者是下拉；
6. 只有在输入模式下配置，端口才能使用外部中断 / 事件线；
7. 需要连接板外器件或者开关、按键的引脚，建议在紧靠对外端加上ESD防护电路。

2.5.2. UART 电路

GD32M531x系列产品提供4路UART（UART0, UART1, UART2, UART3）。在使用UART时，注意引脚的交叉相连，[图2-15. UART参考电路](#)可供参考。


图2-15. UART 参考电路



2.5.3. CAN 电路

GD32M531x系列芯片提供1路CAN通信外设，[图2-16. CAN参考电路](#)可供参考。

图2-16. CAN 参考电路



上图中两个120Ω的阻抗匹配电阻，可根据实际情况决定阻抗匹配电阻阻值及其是否需要。


在CAN通信中，阻抗匹配的作用有三个：

- 1.提高抗干扰能力；
- 2.防止信号反射，提高信号质量；
- 3.确保总线上升/下降沿快速达到。

2.5.4. I2C 电路

GD32M531x 系列芯片提供 1 路 I2C 外设，支持标速（最高 100 KHz），快速（最高 400 KHz）和快速+ 模式（最高 1MHz，该模式必须在 SYSCFG_CFG1 中使能 I2CFMPEN）；SDA 和 SCL 都是双向线，所有 I2C 通道都可以工作在主机或者从机模式。同时，也支持多主机模式。I2C 接口模块也支持 DMA 模式，可有效减轻 CPU 的负担。

图2-17. I2C 参考电路



如需连接到I2C总线设备的输出极，考虑到线与，则需空闲时电平置高。

针对OC / OD电路，电路反应速度和功耗由上拉电阻决定。上拉电阻小，则反应速度快，信号边沿陡峭，即信号质量好，但是功耗高。反之，若上拉电阻大，则电路反应速度慢，信号边沿较为平缓，即信号质量差，但是功耗低。

表2-4. 传输模式与上拉电阻参考关系


传输模式	上拉电阻 (kΩ)
标准模式	4.7
快速模式	2.2
快速+模式	1.5

考虑到I2C实际走线和电路板上情况的复杂多样，[表2-4. 传输模式与上拉电阻参考关系](#)中上拉电阻值仅供参考。在实际使用时，可结合在SDA与SCL之间加入串阻，以调节信号质量。

2.5.5. SPI 电路

GD32M531x系列芯片提供1路SPI，其中，SPI可以通过寄存器配置，扩展为四线模式。除4线模式SPI外，SPI通道都可以工作在主机或者从机模式。SPI工作在四线模式时，只能作为主机，不能作为从机；不工作在4线模式时，可以作为从机。

图2-18. SPI 四线模式参考电路



上图为仅在SPI工作在4线模式时才可参考，且此时GD32M531x系列芯片只能作为主机。针对

一般的SPI，寄存器进行适当的配置后，有以下四种典型的工作模式连接方法供参考。在以下四种工作模式中，GD32M531x系列芯片都可以作为主机或者从机。

图2-19. SPI 典型的全双工模式连接




图2-20. SPI 典型的单工模式连接（主机：接收，从机：发送）




图2-21. SPI 典型的单工模式连接（主机：发送，从机：接收）





图2-22. SPI 典型的双向线连接



2.5.6. ADC 电路

GD32M531x系列MCU片上集成了两个12位逐次逼近式模数转换器模块（ADC0/2），并且独立运行。ADC0可以采样来自于7个外部通道的模拟信号。ADC2可以采样来自于10个外部通道和2个内部通道(V_{REFINT} , V_{SENSE})的模拟信号。在每个ADC模块中，这些被选择的采样通道都支持各种扫描模式：Group_pri1组单次扫描模式、Group_pri1组连续扫描模式，或者多组扫描模式。在每个通道采样和转换之后，转换结果可以根据最低有效位（LSB）对齐或最高有效位（MSB）对齐存储在相应的数据寄存器中。

如果在使用过程中，ADC采集外部输入电压，若采样数据波动较大，可能是由于电源波动引起的干扰，可通过采样内部 V_{REFINT} 进行校准，反推外部采样电压。

设计ADC电路时，建议在ADC输入管脚处放置个小电容，建议放置一个500 pF的小电容即可。


表2-5. ADC 内部输入信号

内部信号名称	信号类型	说明
V_{REFINT}	输入	内部参考输出电压（仅ADC2）
V_{SENSE}	输入	内部温度传感器输出电压（仅ADC2）

表2-6. ADC 输入引脚定义

名称	信号类型	注释
V_{DDA}/V_{REFP}	输入，模拟电源	模拟电源，正参考电压， $2.7V \leq V_{DDA}/V_{REFP} \leq 5.5V$
V_{SSA}/V_{REFN}	输入，模拟电源地	模拟地，负参考电压，等于 V_{SS}
$ADCx_INy$	输入，模拟信号	ADC0多达7路外部通道 ADC2多达10路外部通道

图2-23. ADC 采集电路设计



为了获得较好的转换结果，使用过程中，建议尽量降低 f_{ADC} 的频率，采样周期尽量选较大的值，外部电路设计时也尽量减小输入阻抗，必要时采用运放跟随来降低输入阻抗。 $f_{ADC} = 36 \text{ MHz}$ 时，输入阻抗和采样周期关系如下。

表2-7. $f_{ADC} = 36\text{MHz}$ 采样周期与外部输入阻抗关系

T_s (cycles)	t_s (us)	$R_{AIN \text{ max}}$ (k Ω)
2.5	0.069	0.39
7.5	0.208	2.18
13.5	0.375	4.33
28.5	0.791	9.69
41.5	1.15	14.35
55.5	1.54	19.36
71.5	1.98	25.08
255.5	7.09	90.92

2.5.7. 内部温度传感器

GD32M531x 系列 MCU 内部集成了一个温度传感器。温度传感器的输出电压随温度线性变化。为确保温度测量的准确，需要给 ADC 提供一个准确的、低温漂的参考电压 V_{DDA}/V_{REFP} 。

温度传感器的输出电压随温度会发生线性变化，由于芯片生产过程的多样化，温度变化曲线的偏差在芯片间会有不同（最多相差 45°C ）。内部温度传感器更适用于检测温度的变化，而不是用于测量绝对温度。如果需要测量精确的温度，应该使用一个外置的温度传感器来校准这个偏移量。

使用温度传感器：

- (1) 在 ADC_CHSEL0/1 寄存器中配置 GPxTEMP 位，并通过 ADC_SAMPR1 寄存器中的 SPTTEMP[7:0] 位设置通道的采样时间 (t_{s_temp} μs)。
- (2) 通过触发器启动 ADC 转换。
- (3) 从 ADC_TEMPDATA 寄存器中读取温度数据 ($V_{\text{temperature}}$)，并使用以下公式计算温度：

$$\text{温度 (}^{\circ}\text{C)} = \frac{(V_{\text{temperature}} - V_{-40}) * (-40 - 105)}{V_{-40} - V_{105}} - 40$$

V_{-40} : 内部温度传感器在 -40°C 时的输出电压, 典型值和工厂校准值地址请参考数据手册(TS_CAL1);

V_{105} : 内部温度传感器在 105°C 时的输出电压, 典型值和工厂校准值地址请参考数据手册(TS_CAL2);

2.5.8. DAC 电路

GD32M531x 系列 MCU 的数字/模拟转换器, 可以将 12 位的数字数据, 转换为外部引脚上的电压输出。数据可以采用 8 位或 12 位模式, 左对齐或右对齐模式。当使能了外部触发, DMA 可被用于更新输入端数字数据。在输出电压时, 可以利用使能 DAC 输出缓冲区来获得更高的驱动能力。每个 DAC 的两个通道可以独立或并发工作。

表2-8. DAC相关引脚描述


名称	描述	信号类型
V_{DDA}/V_{REFP}	模拟电源	输入, 模拟电源
V_{SSA}/V_{REFN}	模拟电源地	输入, 模拟电源地
$DACy_OUTx$	$DACx$ 模拟输出	模拟输出信号

在使能DAC模块前, GPIO口应配置为模拟模式。

2.5.9. CMP 电路

GD32M531x系列MCU内部集成了4个轨到轨比较器(CMP)。每个比较器可配置多种输入输出源, 以CMP0为例, [图2-24. 比较器框图](#)展示了其内部结构:

图2-24. 比较器框图




在被选为比较器输入端之前, 相应管脚必须配置为模拟模式。比较器的输出也可同时实现内部和外部输出, [表2-9. CMP 的输入和输出总结](#)详细描述了 CMP 的输入和输出。

表2-9. CMP 的输入和输出总结

	CMP0	CMP1	CMP2	CMP3
CMP 同相输入连接到 I/O	PC0 PC4 PC10 PC7	PC1 PC5 PC11 PC0	PC2 PC6 PC12 PC3 PC10	PC3 PD2 PD4 PD5 PC9
CMP 反相输入连接到 I/O	PC11 PC12			
CMP 反相输入连接到内部信号	DAC0_OUT0 DAC0_OUT1			
CMP 输出连接到 I/O	PA0	PA1	PB2	PB1
CMP 输出连接到 EXTI	•			
CMP 输出连接到 NVIC	•			
CMP 输出连接到 POC	•			
CMP 输出连接到 GTOC	•			
CMP 输出连接到 EVIC	•			
CMP 输出连接到内部信号	TIMER0、TIMER1、TIMER2、TIMER7			
CMP 输出（电机控制保护）	TIMER0 BREAK TIMER7 BREAK			

为了避免噪声信号所引起的假输出，电路设计了可编程的迟滞功能，通过配置控制状态寄存器来控制迟滞电压值。该功能可以在不需要时关闭。如 [图2-25. 比较器迟滞](#) 所示：


图2-25. 比较器迟滞



2.5.10. 待机模式唤醒电路

待机模式也是基于 Cortex®-M33 的 SLEEPDEEP 模式实现的。在待机模式下，整个 1.2V 域全部停止供电，同时 LDO 和包括 IRC32M、HXTAL 和 PLL 也会被关闭。进入待机模式前，先将 Cortex®-M33 系统控制寄存器的 SLEEPDEEP 位置 1，再将 PMU_CTL 寄存器的 STBMOD 位置 1，再清除 PMU_CS 寄存器的 WUF 位，然后执行 WFI 或 WFE 指令，系统进入待机模式，PMU_CS 寄存器的 STBF 位状态表示 MCU 是否已进入待机模式。待机模式有三个唤醒源，包括来自 NRST 引脚的外部复位，FWDGT 复位和 WKUP 引脚的上升沿。待机模式可以达到最低的功耗，但唤醒时间最长。另外，一旦进入待机模式，SRAM 和 1.2V 电源域寄存器的内容都会丢失。退出待机模式时，会发生上电复位，复位之后 Cortex®-M33 将从 0x0000 0000 地址开始执行指令代码。

图2-26. 推荐待机模式外部唤醒引脚电路设计



注意：该模式在电路设计时需要注意，WKUP引脚至V_{DD}间如果有串电阻，可能会增加额外的功耗。

2.6. 下载调试电路

GD32M531x系列内核支持JTAG调试接口，SWD调试接口与ONE-LINE。JTAG接口标准为20针接口，其中5根信号接口，SWD接口标准为5针接口，其中2根信号接口。ONE-LINE接口标准为4针接口，其中1根信号接口。

GD32M531Cx (LQFP48)支持两种调试接口，SWD调试接口与ONE-LINE。GD32M531Rx (LQFP64)支持三种调试接口，JTAG调试接口，SWD调试接口与ONE-LINE，详情如下：

表2-10. JTAG 下载调试接口分配

备用功能	GPIO 端口
JTMS	PG14
JTCK	PG12
JTDI	PG13
JTDO	PG11
NJTRST	PG15

注意：复位后，调试相关端口为输入PU/PD模式，其中：

- PG13: JTDI为上拉模式；
- PG12: JTCK / SWCLK为下拉模式；
- PG14: JTMS / SWDIO为上拉模式；
- PG15: NJTRST为上拉模式；
- PG11: JTDO为浮空模式。

图2-27. 推荐 JTAG 接线参考设计





表2-11. SWD下载调试接口分配

备用功能	GD32M531Cx GPIO 端口	GD32M531Rx GPIO 端口
SWDIO	PG13	PG14
SWCLK	PN2	PG12

注意：复位后，调试相关端口为输入PU/PD模式，其中：

- PN2/PG12: JTCK / SWCLK为下拉模式；
- PG13/PG14: JTMS / SWDIO为上拉模式；

图2-28. 推荐 SWD 接线参考设计



有以下几种方式可以提高SWD下载调试通信的可靠性，增强下载调试的抗干扰能力。


1. 缩短SWD两个信号线长度，最好15 cm以内；
2. 将SWD两根线和GND线编个麻花，缠在一起；
3. 在SWD两根信号线对地各并几十pF小电容；
4. SWD两根信号线任意IO串入100 Ω ~ 1 kΩ电阻。

表2-12. ONE-LINE 下载调试接口分配

备用功能	GPIO 端口
ONE-LINE	BOOT-PN6


注意：复位后，调试相关端口为输入PU/PD模式，其中：BOOT-PN6：ONE-LINE为上拉模式；

图2-29. 推荐 ONE-LINE 接线参考设计



2.7. 参考原理图设计

图2-30. GD32M531x 推荐参考原理图设计




3. PCB Layout 设计

为提升MCU功能的稳定性及EMC性能，不仅需要考虑到配套外围元器件性能，PCB的Layout也至关重要。另外，在条件允许的情况下，尽量选用有独立GND层和独立电源层的PCB设计方案，这样可以提供更好的EMC性能。如果条件不允许，无法提供独立的GND层和电源层，那也需要保证有一个良好的供电和接地设计，如尽量保持MCU下方GND平面的完整性等，具有EPAD的封装，PCB Layout建议EPAD接地等。

在有大功率或可产生强干扰的应用下，需要考虑将MCU远离这些强干扰源。


图3-1. GD32M531x 推荐 Layout 参考设计



3.1. 电源去耦电容


GD32M531x系列电源有VDD、VDDA/VREFP等供电脚，100 nF去耦电容采用陶瓷MLCC即可，且需要保证位置尽可能地靠近电源引脚。电源走线时，要尽量经过电容后再到达MCU电源引脚，建议可通过靠近电容PAD处打Via的形式Layout。

图3-2. 推荐电源引脚去耦 Layout 设计



GD32M531x系列的VCAP引脚必须外接对地电容，建议470 nF + 1 nF陶瓷MLCC电容，VCAP引脚到电容之间的接线长度，a和b应小于等于8mm，条件允许的情况下小于等于4mm。如果VCAP引脚到电容之间的接线长度大于8mm，则布线设计时，应使寄生电阻小于1Ω。


图3-3. 推荐 VCAP 引脚去耦 Layout 设计



3.2. 时钟电路

GD32M531x系列时钟有HXTAL和LXTAL，要求时钟电路（包括晶体或晶振及电容等）靠近MCU时钟引脚放置，且尽量时钟走线由GND包裹起来。

图3-4. 推荐时钟引脚 Layout 设计（无源晶体）




注意：

1. 晶体尽量靠近MCU时钟pin，匹配电容等尽量靠近晶体；
2. 整个电路尽量与MCU在同层，走线尽量不要穿层；
3. 时钟器件及走线区域下方的相邻层，尽量禁空，不走任何与时钟无关走线，也不铺铜；
4. 大功率、强干扰风险器件及高速走线尽量远离时钟晶体电路；
5. 时钟线进行包地处理，以起到屏蔽效果。

3.3. 复位电路

NRST引脚走线PCB Layout参考如下：

图3-5. 推荐 NRST 走线 Layout 设计



注意：复位电路阻容等尽可能地靠近MCU NRST引脚，且NRST走线尽量远离强干扰风险器件

及高速走线等，条件允许的话，最好将NRST走线做包地处理，以起到更好的屏蔽效果。

4. 封装说明

GD32M531x系列共有2种封装形式，分别为LQFP48和LQFP64。

表4-1. 封装型号说明

产品型号	封装
GD32M531CBT7	LQFP48(7x7, 0.5pitch)
GD32M531CCT7	LQFP48(7x7, 0.5pitch)
GD32M531CZT7	LQFP48(7x7, 0.5pitch)
GD32M531RBT7	LQFP64(10x10, 0.5pitch)
GD32M531RCT7	LQFP64(10x10, 0.5pitch)

(尺寸单位为毫米mm)

5. 版本历史

表5-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2025年3月7日

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company according to the laws of the People's Republic of China and other applicable laws. The Company reserves all rights under such laws and no Intellectual Property Rights are transferred (either wholly or partially) or licensed by the Company (either expressly or impliedly) herein. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

To the maximum extent permitted by applicable law, the Company makes no representations or warranties of any kind, express or implied, with regard to the merchantability and the fitness for a particular purpose of the Product, nor does the Company assume any liability arising out of the application or use of any Product. Any information provided in this document is provided only for reference purposes. It is the sole responsibility of the user of this document to determine whether the Product is suitable and fit for its applications and products planned, and properly design, program, and test the functionality and safety of its applications and products planned using the Product. The Product is designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only, and the Product is not designed or intended for use in (i) safety critical applications such as weapons systems, nuclear facilities, atomic energy controller, combustion controller, aeronautic or aerospace applications, traffic signal instruments, pollution control or hazardous substance management; (ii) life-support systems, other medical equipment or systems (including life support equipment and surgical implants); (iii) automotive applications or environments, including but not limited to applications for active and passive safety of automobiles (regardless of front market or aftermarket), for example, EPS, braking, ADAS (camera/fusion), EMS, TCU, BMS, BSG, TPMS, Airbag, Suspension, DMS, ICMS, Domain, ESC, DCDC, e-clutch, advanced-lighting, etc.. Automobile herein means a vehicle propelled by a self-contained motor, engine or the like, such as, without limitation, cars, trucks, motorcycles, electric cars, and other transportation devices; and/or (iv) other uses where the failure of the device or the Product can reasonably be expected to result in personal injury, death, or severe property or environmental damage (collectively "Unintended Uses"). Customers shall take any and all actions to ensure the Product meets the applicable laws and regulations. The Company is not liable for, in whole or in part, and customers shall hereby release the Company as well as its suppliers and/or distributors from, any claim, damage, or other liability arising from or related to all Unintended Uses of the Product. Customers shall indemnify and hold the Company, and its officers, employees, subsidiaries, affiliates as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Product.

Information in this document is provided solely in connection with the Product. The Company reserves the right to make changes, corrections, modifications or improvements to this document and the Product described herein at any time without notice. The Company shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. Information in this document supersedes and replaces information previously supplied in any prior versions of this document.