

GigaDevice Semiconductor Inc.

GD32F30x 芯片使用限制

勘误手册

1.4 版本

(2026 年 4 月)

目录

目录.....	2
图索引.....	4
表索引.....	5
1. 前言.....	6
1.1. 芯片版本定义.....	6
1.2. 芯片使用限制总览.....	6
2. 芯片使用限制描述.....	9
2.1. PMU.....	9
2.1.1. 无法正常进入待机模式.....	9
2.1.2. 深度睡眠模式下功耗较高.....	9
2.1.3. 在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒.....	9
2.2. RCU.....	9
2.2.1. 当 DSLP_HOLD 置位时，MCU 在进入深度睡眠模式后无法被唤醒.....	9
2.2.2. 当 LXTAL 意外停振时，禁能 LXTAL 无法清除 LXTALSTB 位.....	10
2.3. GPIO.....	10
2.3.1. VBUS 引脚存在漏电风险.....	10
2.4. ADC.....	11
2.4.1. 校准过程中 ADC 采样失真.....	11
2.4.2. 当 ADC 时钟等于或低于其 APB 总线时钟的 1/4 时，会出现 ADC 数据采集错误.....	11
2.5. DAC.....	11
2.5.1. 当 DAC 禁能时，DAC 输出引脚与 VREF+ 引脚存在漏电.....	11
2.5.2. 在 DAC 噪声模式下，当配置 (DH+DWBW) 值超过 4095 时，会导致 DAC 输出电压出现异常断点.....	11
2.6. TIMER.....	12
2.6.1. 在开启输出比较影子寄存器功能时，使用定时器捕获/比较事件触发 DMA 传输会导致数据丢失.....	12
2.7. USART.....	12
2.7.1. 当 USART 使用 DMA 进行数据传输时，DMA 和 USART 配置顺序错误会导致数据传输丢失.....	12
2.7.2. 使能静默模式后，只要操作 USART_CTL0 寄存器就会将 USART 从静默模式唤醒.....	13
2.7.3. 当 USART 配置为 DMA 发送模式，在置位 TEN 之前开启 DMA 通道，会导致数据丢失.....	13
2.7.4. 使用硬件流控方式时，USART 的高波特率会造成数据丢失.....	13
2.7.5. 在空闲帧唤醒模式下，USART 被空闲帧提前唤醒.....	13
2.7.6. 通过空闲帧将 USART 从静默模式唤醒时，再次进入静默模式时将无法被唤醒.....	14
2.7.7. 通过空闲帧将 USART 从静默模式唤醒时，IDLEF 会置位.....	14

2.8. I2C	14
2.8.1. 由于 BTC 未清除导致多读回一个数据	14
2.8.2. I2C 作为从机通信过程中，如果 SCL 和 SDA 同时拉低会导致总线错误进入延展状态	14
2.8.3. I2C 工作在 SMBUS 模式，如果 SCL 被拉低，第一个超时时间为 25ms，此后如果 SCL 持续拉低超时时间会是 130ms	15
2.9. I2S	15
2.9.1. I2S 引脚配置为开漏并外接 1.8V 上拉，使用 MSB 对齐模式时会导致从机数据接收异常	15
2.10. SDIO	15
2.10.1. 在 SDIO 多线模式（4-bit 或 8-bit 数据宽度）下，完成数据接收后，如果未及时清空 FIFO 且后续仍有数据到达，将导致 STBITE 错误一直置位	15
2.11. EXMC	16
2.11.1. 当使用 NAND 控制器预充电功能时，NE 时序不能满足要求	16
2.12. CAN	17
2.12.1. 在 TFO 置 1 条件下，先后使能 3 个邮箱进行发送后，在中止最低优先级的发送邮箱时，会导致第二优先级的发送邮箱也会被中止	17
2.12.2. 当 TFO 置 0 且发送邮箱 1 或 2 的标识符配置为 0x1FFFFFFF 时，会导致发送邮箱 1 或 2 中的数据无法发送出去	17
2.13. ENET	17
2.13.1. 以太网帧间隔时间计算不符合 IEEE 802.3 以太网标准	17
2.14. Core	18
2.14.1. 当使用非常短的 ISR 时，VDIV 或 VSQRT 指令可能无法正确完成	18
3. 版本历史	19

图索引

图 1-1. GD32F30x 的芯片修订版本	6
-------------------------------	---

表索引

表 1-1. 适用产品	6
表 1-2. 芯片使用限制	6
表 3-1. 版本历史	19

1. 前言

该文档适用于 GD32F30x 产品，具体参考[表 1-1. 适用产品](#)。该文档提供了在使用 GD32 MCU 过程中需要注意的技术细节，以及相关问题的解决方案。


表 1-1. 适用产品

类型	产品系列
MCU	GD32F303xx 系列
	GD32F305xx 系列
	GD32F307xx 系列

1.1. 芯片版本定义

可通过芯片丝印上的标记来确定当前芯片的版本。丝印上第 3 行的第 1 个编码表示芯片当前版本，如[图 1-1. GD32F30x 的芯片修订版本](#)所示。

图 1-1. GD32F30x 的芯片修订版本



1.2. 芯片使用限制总览

GD32F30x 芯片使用限制参考[表 1-2. 芯片使用限制](#)。关于芯片使用限制的更多详细信息请参考第 2 章。

表 1-2. 芯片使用限制

模块	使用限制	解决方案		
		修订版本 A	修订版本 C	修订版本 F
PMU	无法正常进入待机模式	Y	Y	Y
	深度睡眠模式下功耗较高	Y	Y	Y
	在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒	N	N	--
RCU	当 <code>DSLP_HOLD</code> 置位时，MCU 在进入深度睡眠模式后无法被唤醒	Y	Y	Y
	当 <code>LXTAL</code> 意外停振时，禁能 <code>LXTAL</code> 无法清除	Y	Y	Y

	LXTALSTB 位			
GPIO	VBUS 引脚存在漏电风险	N	N	N
ADC	校准过程中 ADC 采样失真	Y	Y	Y
	当 ADC 时钟等于或低于其 APB 总线时钟的 1/4 时, 会出现 ADC 数据采集错误	Y	Y	Y
DAC	当 DAC 禁能时, DAC 输出引脚与 VREF+ 引脚存在漏电	Y	--	--
	在 DAC 噪声模式下, 当配置 (DH+DWBW) 值超过 4095 时, 会导致 DAC 输出电压出现异常断点	Y	Y	Y
TIMER	在开启输出比较影子寄存器功能时, 使用定时器捕获/比较事件触发 DMA 传输会导致数据丢失	Y	Y	Y
USART	当 USART 使用 DMA 进行数据传输时, DMA 和 USART 配置顺序错误会导致数据传输丢失	Y	Y	--
	使能静默模式后, 只要操作 USART_CTL0 寄存器就会将 USART 从静默模式唤醒	Y	Y	--
	当 USART 配置为 DMA 发送模式, 在置位 TEN 之前开启 DMA 通道, 会导致数据丢失	Y	Y	--
	使用硬件流控方式时, USART 的高波特率会造成数据丢失	N	N	N
	在空闲帧唤醒模式下, USART 被空闲帧提前唤醒	N	N	N
	通过空闲帧将 USART 从静默模式唤醒时, 再次进入静默模式将无法被唤醒	Y	Y	Y
I2C	通过空闲帧将 USART 从静默模式唤醒时, IDLEF 会置位	Y	Y	Y
	由于 BTC 未清除导致多读回一个数据	Y	Y	Y
	I2C 作为从机通信过程中, 如果 SCL 和 SDA 同时拉低会导致总线错误进入延展状态	Y	Y	Y
I2S	I2C 工作在 SMBUS 模式, 如果 SCL 被拉低, 第一个超时时间为 25ms, 此后如果 SCL 持续拉低超时时间会是 130ms	N	N	N
	I2S 引脚配置为开漏并外接 1.8V 上拉, 使用 MSB 对齐模式时会导致从机数据接收异常	Y	Y	Y
SDIO	在 SDIO 多线模式 (4-bit 或 8-bit 数据宽度) 下, 完成数据接收后, 如果未及时清空 FIFO 且后续仍有数据到达, 将导致 STBITE 错误一直置位	Y	Y	Y
EXMC	当使用 NAND 控制器预充电功能时, NE 时序不能满足要求	Y	Y	Y
CAN	在 TFO 置 1 条件下, 先后使能 3 个邮箱进行发送后, 在中止最低优先级的发送邮箱时, 会导致第二优先级的发送邮箱也会被中止	Y	Y	Y
	当 TFO 置 0 且发送邮箱 1 或 2 的标识符配置为 0x1FFFFFFF 时, 会导致发送邮箱 1 或 2 中的数据无法发送出去	Y	Y	Y

ENET	以太网帧间隔时间计算不符合 IEEE 802.3 以太网标准	N	N	N
Core	当使用非常短的 ISR 时, VDIV 或 VSQRT 指令可能无法正确完成	Y	Y	Y

注意:

Y = 存在使用限制且存在解决方案

N = 存在使用限制但不存在解决方案

'-' = 使用限制已修复

2. 芯片使用限制描述

2.1. PMU

2.1.1. 无法正常进入待机模式

描述与影响

当系统应用程序存在其他中断代码（例如 `Systick 1us` 周期中断）且需要通过 `WFI` 指令进入待机模式时，系统无法正常进入待机模式。

解决方案

在进入待机模式前，应用程序需屏蔽除 `RTC` 唤醒源外的所有中断。

2.1.2. 深度睡眠模式下功耗较高

描述与影响

深度睡眠模式下功耗较高。

解决方案

应用程序中将未使用的 I/O（包括内部 I/O）配置为模拟模式以降低功耗。

2.1.3. 在进入待机模式前后，若存在频繁唤醒信号会导致 MCU 不能被唤醒

描述与影响

当通过复位内部信号 `STBY_CTL` 进入待机模式时，如果存在小于 `100ns` 的毛刺信号，将会导致 MCU 无法被唤醒，因为窄的毛刺信号会导致内核电压异常。

注意：`Tglitch` 是 `STBY_CTL` 低电平与唤醒信号（`PA0` 高电平）之间的时间。

解决方案

无规避方案。

2.2. RCU

2.2.1. 当 `DSLP_HOLD` 置位时，MCU 在进入深度睡眠模式后无法被唤醒

描述与影响

当 `DSLP_HOLD` 位被置位，并在深度睡眠模式下调试 MCU 时，MCU 将无法被唤醒。

解决方案

当 DSLP_HOLD 位置位以使能低功耗调试时，应用程序需在进入深度睡眠模式前将系统时钟切换至 IRC8M。

2.2.2. 当 LXTAL 意外停振时，禁能 LXTAL 无法清除 LXTALSTB 位

描述与影响

当 LXTAL 意外停振时，LXTALSTB 位无法通过禁能 LXTAL 清除，导致 LXTAL 无法重新启动。

解决方案

通过重复置位和复位 LXTALBPS 超过十次来清除 LXTALSTB 位，然后重新配置 LXTAL。以下是清除 LXTALSTB 位的参考代码：

```
void lxtal_stb_clear(void)
{
    volatile uint32_t i = 0U;
    /* close LXTAL clock */
    rcu_osci_off(RCU_LXTAL);
    for(i = 0; i < 10; i++) {
        /* enable the LXTAL bypass mode */
        rcu_osci_bypass_mode_enable(RCU_LXTAL);
        /* disable the LXTAL bypass mode */
        rcu_osci_bypass_mode_disable(RCU_LXTAL);
    }
}
```

2.3. GPIO

2.3.1. VBUS 引脚存在漏电风险

描述与影响

当 VBUS 功能使能时，对应的 VBUS 引脚支持 5V 耐受（USBFS_VBUS（PA9））；当 VBUS 功能禁能时，对应的 VBUS 引脚不支持 5V 耐受，此时如果 VBUS 引脚上电压超过 Vdd，会导致电流通过该引脚漏电到 GND。当 VBUS 功能禁能时，VBUS 引脚漏电流大小与该引脚电压有关，如 VBUS 引脚电压为 5V，Vdd 为 3.3V，则会存在 35uA 左右漏电流。

解决方案

无规避方案。VBUS 功能禁用时，外部电路禁止 VBUS 引脚上电压超过芯片工作电压 Vdd。

2.4. ADC

2.4.1. 校准过程中 ADC 采样失真

描述与影响

应用程序在上电后执行 ADC 校准功能时，由于存在 V_{DDA} 电压波动会导致 ADC 采样值失真。

解决方案

- 1) 在使能 ADC 后，并在校准之前加入 1ms 延迟；
- 2) 在 V_{DDA} 引脚并联一个 1uF 电容（建议额外并联一个 10nF 电容）；
- 3) 在 V_{DDA} 与 V_{DD} 之间串联一个合适的磁珠。

2.4.2. 当 ADC 时钟等于或低于其 APB 总线时钟的 1/4 时，会出现 ADC 数据采集错误

描述与影响

当 ADC 时钟等于或低于其 APB 总线时钟的 1/4 时，在 EOC 置位后立刻读取 ADC_RDATA 寄存器会导致数据采集错误。

解决方案

在 EOC 标志置位后，延迟 2 个 ADC 时钟后再读取 ADC_RDATA 寄存器。

2.5. DAC

2.5.1. 当 DAC 禁能时，DAC 输出引脚与 V_{REF+} 引脚存在漏电

描述与影响

当 DAC 禁能且 V_{REF+} 低于 V_{DD} 超过 0.7V 时，DAC 输出引脚存在与 V_{REF+} 引脚存在漏电。

解决方案

避免 V_{REF+} 低于 V_{DD} 超过 0.7V。

2.5.2. 在 DAC 噪声模式下，当配置 (DH+DWBW) 值超过 4095 时，会导致 DAC 输出电压出现异常断点

描述与影响

当 DAC 配置为噪声模式且 DAC 输出值设置为较大值时，叠加值 (DH+DWBW) 将超过最大值 4095，导致 DAC 输出信号出现零电压异常断点。

解决方案

配置 DAC 输出值和噪声波峰值时，避免叠加值（DH+DWBW）溢出。

2.6. TIMER

2.6.1. 在开启输出比较影子寄存器功能时，使用定时器捕获/比较事件触发 DMA 传输会导致数据丢失

描述与影响

当使用定时器捕获/比较事件触发 DMA 传输并且开启了输出比较影子寄存器功能时，DMA 传输数据 0x00 到 TIMERx_CHyCV 寄存器将会导致 0x00 之后的第二个数据丢失。

解决方案

使用以下方法之一：

- 1) 在 DMA 传输缓冲区中避免使用数据 0x00；
- 2) 0x00 之后的第二个数据传输两次；
- 3) 使用定时器更新事件触发 DMA 传输。

2.7. USART

2.7.1. 当 USART 使用 DMA 进行数据传输时，DMA 和 USART 配置顺序错误会导致数据传输丢失

描述与影响

应用程序配置遵循以下步骤：

- 1) 禁能 USART 发送器；
- 2) 配置 DMA 通道计数器；
- 3) 使能 DMA 通道；
- 4) 使能 USART 发送器。

使用上述配置时，传输数据会丢失。

解决方案

将配置代码顺序调整如下：

- 1) 禁能 USART 发送器；
- 2) 配置 DMA 通道计数器；
- 3) 使能 USART 发送器；
- 4) 使能 DMA 通道。

2.7.2. 使能静默模式后，只要操作 USART_CTL0 寄存器就会将 USART 从静默模式唤醒

描述与影响

静默模式使能后，对 USART_CTL0 寄存器的操作会使 USART 从静默模式唤醒。

解决方案

当使能静默模式并使用硬件方式检测空闲帧唤醒时，不允许对 USART_CTL0 寄存器进行操作。当使能静默模式并使用软件方式检测空闲帧唤醒时，只在需要退出静默模式时才允许操作 USART_CTL0 寄存器。

2.7.3. 当 USART 配置为 DMA 发送模式，在置位 TEN 之前开启 DMA 通道，会导致数据丢失

描述与影响

当 USART 配置为 DMA 发送模式（置位 DEN 位）时，在禁能发送器（复位 TEN 位）时启用 DMA 通道传输将导致缓冲区中的所有数据被发送到 USART 数据寄存器，导致数据丢失。

解决方案

在使能对应 DMA_CHxCTL 寄存器的 CHEN 位之前，先置位 USART_CTL0 寄存器中的 TEN 位。

2.7.4. 使用硬件流控方式时，USART 的高波特率会造成数据丢失

描述与影响

在 USART 波特率较高的情况下，采用硬件流控方式时，由于接收端 RTS 上拉的时间滞后，导致发送端没有及时检测到 RTS 电平，导致 USART 发送端多发送一个数据。

解决方案

无规避方案。

2.7.5. 在空闲帧唤醒模式下，USART 被空闲帧提前唤醒

描述与影响

在多处理器通信模式下，当 USART 配置为空闲帧唤醒时，在检测到指定长度的空闲帧之前，USART 将从静默模式提前唤醒（IDELF 置为 1）。

解决方案

无规避方案。

2.7.6. 通过空闲帧将 USART 从静默模式唤醒时，再次进入静默模式时将无法被唤醒

描述与影响

当 USART 工作在多处理器通信模式且通过空闲帧将 USART 从静默模式唤醒时，在总线处于空闲模式且 USART 进入静默模式后，将导致 USART 将无法被唤醒。

解决方案

当使用空闲帧唤醒 USART 静默模式时，在总线处于空闲时，不允许进入静默模式。

2.7.7. 通过空闲帧将 USART 从静默模式唤醒时，IDLEF 会置位

描述与影响

通过空闲帧将 USART 从静默模式唤醒时，IDLEF 会置位。如果此时开启了 IDLE 中断，则在空闲帧唤醒后会进入 IDLE 中断处理函数。

解决方案

在进入静默模式前关闭 IDLE 中断，并在需要的时候开启 IDLE 中断。

2.8. I2C

2.8.1. 由于 BTC 未清除导致多读回一个数据

描述与影响

当 RBNE 置位且 BTC 未置位时，如果在读取 I2C_DATA 寄存器数据之前发生中断且在中断处理过程中 BTC 标志被置位，那么 I2C 将额外读取一个数据，原因是只读取数据操作无法清除 BTC 标志。

解决方案

- 1) 使用中断方法读取 I2C_DATA 寄存器（需要更高的中断优先级）；
- 2) 使用 DMA 方法读取 I2C_DATA 寄存器（推荐）。

2.8.2. I2C 作为从机通信过程中，如果 SCL 和 SDA 同时拉低会导致总线错误进入延展状态

描述与影响

I2C 作为从机通信过程中，如果 SCL 和 SDA 拉低的时间间隔 ≤ 2 个 PCLK 时钟周期，会导致芯片错误的进入延展状态。

解决方案

- 1) 如果使用 I2C 模式，需要应用代码监控 SCL 是否处于延展状态，如果是则重新初始化 I2C

模块；

- 2) 如果使用 SMBUS 模式，该模式具有 25ms 超时检测功能，延展时间超过 25ms 会自动释放总线，需要中断处理 flag。

2.8.3. I2C 工作在 SMBUS 模式，如果 SCL 被拉低，第一个超时时间为 25ms，此后如果 SCL 持续拉低超时时间会是 130ms

描述与影响

SMBUS 模式下，如果 SCL 一直拉低，第一次的超时中断进入时间是 25ms，如果 SCL 持续拉低，后续的中断进入时间会是 130ms。

解决方案

无规避方案。

2.9. I2S

2.9.1. I2S 引脚配置为开漏并外接 1.8V 上拉，使用 MSB 对齐模式时会导致从机数据接收异常

描述与影响

I2S 引脚配置为开漏且外部接 1.8V 上拉，当 I2S 作主机发送且工作标准选择 MSB 对齐模式时，在 WS 引脚拉高后，SD 和 SCK 之间会存在一个周期左右的相位延迟，导致数据传输和时钟不匹配，从而导致从机设备无法正常接收数据。

解决方案

I2S 主机和从机的音频标准采用 I2S 飞利浦标准来避免上述问题。

2.10. SDIO

2.10.1. 在 SDIO 多线模式（4-bit 或 8-bit 数据宽度）下，完成数据接收后，如果未及时清空 FIFO 且后续仍有数据到达，将导致 STBITE 错误一直置位

描述与影响

在 SDIO 多线模式（4-bit 或 8-bit 数据宽度）下，完成数据接收后，如果未及时清空 FIFO 且后续仍有数据到达，将导致 STBITE 错误一直置位。

解决方案

使用以下解决方案之一：

- 1) 当使用轮询模式时，软件应同时检查 STBITE 标志和 DTEND 标志。仅当 STBITE 置位且 DTEND 未置位时，STBITE 标志才被视为有效。参考代码如下：

```

if ((RESET != sdio_flag_get(SDIO_FLAG_STBITE)) && \
    (RESET == sdio_flag_get(SDIO_FLAG_DTEND))){
    /* user code */
    ....
}

```

- 2) 当使用中断模式时，中断函数应优先处理 DTEND 标志，再处理 STBITE 标志，并在处理 DTEND 标志的代码中清除中断使能位 STBITEIE。参考代码如下：

```

void SDIO_IRQHandler(void){
    if((RESET != sdio_flag_get(SDIO_FLAG_DTEND)) && \
        (0U != (SDIO_INTEN & SDIO_INTEN_DTENDIE))){
        sdio_interrupt_disable(SDIO_INT_STBITE);
        /* user code */
        ....
    }
    if((RESET != sdio_flag_get(SDIO_FLAG_STBITE)) && \
        (0U != (SDIO_INTEN & SDIO_INT_STBITE))){
        /* user code */
        ....
    }
}

```

- 3) 多块读不使用 CMD12 停止数据开放式传输的方式，而是使用 CMD23 提前通知从机设备需要传输的数据块数量。那么当 DTEND 置位后，从机不会再有多余的数据发送到数据线上。

2.11. EXMC

2.11.1. 当使用 NAND 控制器预充电功能时，NE 时序不能满足要求

描述与影响

对于 EXMC_NCE 敏感的 NAND 闪存，当使用 NAND 预充电功能时，NE 时序不能满足要求，即当 EXMC_INTx 有效时，NE 信号保持低电平。

解决方案

使用 I/O 口模拟 NE 时序去完成 NAND 读写操作。在开始读写后，将 NE 信号保持拉低。

2.12. CAN

2.12.1. 在 TFO 置 1 条件下，先后使能 3 个邮箱进行发送后，在中止最低优先级的发送邮箱时，会导致第二优先级的发送邮箱也会被中止

描述与影响

当所有等待的发送邮箱按照先进先出的顺序发送（TFO=1）时，如发送顺序为 0->1->2。当中止邮箱 2 发送时，若邮箱 1 仍为 pending 状态，则邮箱 1 也会被中止，即发送邮箱 1 中的数据没有被发送出去。

解决方案

使用以下解决方案之一：

- 1) 在中止最低优先级发送邮箱之前，确保第二优先级的发送邮箱不为 pending 状态。
- 2) 在中止最低优先级发送邮箱之后，重新配置第二优先级和最低优先级发送邮箱并发送。

2.12.2. 当 TFO 置 0 且发送邮箱 1 或 2 的标识符配置为 0x1FFFFFFF 时，会导致发送邮箱 1 或 2 中的数据无法发送出去

描述与影响

当 TFO 置 0 且发送邮箱 1 或 2 的标识符配置为 0x1FFFFFFF 时，会导致发送邮箱 1 或 2 中的数据无法发送出去。例如 TFO 置 0 时，配置发送邮箱 1 的 ID 为 0x1FFFFFFF，则发送邮箱 1 中的数据无法发出。

解决方案

使用以下解决方案之一：

- 1) 当标识符为 0x1FFFFFFF 时，使用发送邮箱 0 进行数据帧发送。
- 2) 使用先来先发送（FIFO）的顺序发送，即 TFO =1。

2.13. ENET

2.13.1. 以太网帧间隔时间计算不符合 IEEE 802.3 以太网标准

描述与影响

通过 IGBS 配置帧间间隔，其帧间隔时基为 MAC 内部 MII TX 时钟（MII_TX_CLK），帧间隔时间计算公式为 $(1/MII_TX_CLK) * IGBS$ 。例如，在 100Mbit/s 速率下，MII_TX_CLK 为 25MHz，对应时间计算为 $40ns * IGBS$ ，即当 IGBS 配置为 96bit 时，帧间间隔为 $40ns * 96 = 3.84us$ 。

解决方案

无规避方案。

2.14. Core

2.14.1. 当使用非常短的 ISR 时，VDIV 或 VSQRT 指令可能无法正确完成

该限制参考了“Cortex-M4 & Cortex-M4 with FPU Software Developers Errata Notice”中的 Arm ID 编号 776924。

描述与影响

VDIV 和 VSQRT 指令执行需要 14 个周期。当发生中断时，VDIV 或 VSQRT 指令不会终止，而是在中断堆栈操作期间完成执行。如果启用了浮点状态的惰性上下文保存，浮点上下文的自动堆栈不会发生，直到在中断服务程序中执行了浮点指令。

惰性上下文保存默认启用。当启用时，中断服务程序中第一条指令开始执行的最短时间为 12 个周期。在某些时间条件下，如果中断服务程序中仅有一或两条指令，VDIV 或 VSQRT 指令可能无法将其结果写入寄存器组或 FPSCR。

故障发生条件如下：

- 1) 浮点单元已启用。
- 2) 惰性上下文保存未禁能。
- 3) 执行了 VDIV 或 VSQRT 指令。
- 4) VDIV 或 VSQRT 的目标寄存器为 s0 - s15 之一。
- 5) 中断发生并被响应。
- 6) 正在执行的中断服务程序未包含浮点指令。
- 7) 在执行 VDIV 或 VSQRT 后 14 个周期内，执行中断返回。

这 14 个周期中最少有 12 个周期用于上下文状态入栈，剩余 2 个周期供中断服务程序中的指令使用，或在整个入栈序列中应用 2 个等待状态（这意味着每次访问的等待状态并非固定）。

通常，这意味着如果存储系统在堆栈事务中插入等待状态，则此问题无法被观察到。

此限制的影响是 VDIV 或 VSQRT 指令未正确完成，寄存器组和 FPSCR 未更新，将导致这些寄存器保存错误的过时数据。

解决方案

仅当浮点单元使能时才需要解决方案。如果堆栈位于外部存储器，则无需解决方案。

有两种可能的解决方案：

- 1) 通过将 FPCCR 地址 0xE000EF34 的第 30 位 LSPEN 清零（设置为 0）来禁能浮点状态的惰性上下文保存。
- 2) 确保每个中断服务程序除异常返回指令外包含多于 2 条指令。

3. 版本历史

表 3-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2022 年 5 月 19 日
1.1	<ol style="list-style-type: none"> 更新 I2C 解决方案描述 更新 1.2 小节注意事项 	2023 年 4 月 6 日
1.2	<ol style="list-style-type: none"> 添加 PMU 使用限制, 参考 2.1.3 小节 添加内核限制, 参考 2.10.1 小节 添加 C 版芯片使用限制 	2023 年 11 月 2 日
1.3	<ol style="list-style-type: none"> 更新 RCU 使用限制描述, 参考 <u>系统时钟从高频切换到低频时会导致系统运行故障</u> 添加 DAC 使用限制, 参考 <u>在 DAC 噪声模式下, 当配置 (DH+DWBW) 值超过 4095 时, 会导致 DAC 输出电压出现异常断点</u> 更新 TIMER 使用限制解决方案, 参考 <u>在开启输出比较影子寄存器功能时, 使用定时器捕获/比较事件触发 DMA 传输会导致数据丢失</u> 更新 USART 使用限制描述, 参考 <u>当 USART 使用 DMA 进行数据传输时, DMA 和 USART 配置顺序错误会导致数据传输丢失</u> 添加 USART 使用限制, 参考 <u>当 USART 配置为 DMA 发送模式, 在置位 TEN 之前开启 DMA 通道, 会导致数据丢失</u> 添加 I2C 使用限制, 参考 <u>由于 I2C0 和 I2C1 的启动信号存在时间差, 导致仲裁获胜的 master 无法接收 ACK, 总线被阻塞</u> 添加 F 版芯片使用限制 	2024 年 7 月 20 日
1.4	<ol style="list-style-type: none"> 添加 SDIO 模块使用限制, 参考 <u>在 SDIO 多线模式 (4-bit 或 8-bit 数据宽度) 下, 完成数据接收后, 如果未及时清空 FIFO 且后续仍有数据到达, 将导致 STBITE 错误一直置位</u> 添加 I2C 使用限制, 参考 <u>I2C 作为从机通信过程中, 如果 SCL 和 SDA 同时拉低会导致总线错误进入延展状态和 I2C 工作在 SMBUS 模式, 如果 SCL 被拉低, 第一个超时时间为 25ms, 此后如果 SCL 持续拉低超时时间会是 130ms</u> 添加 RCU 使用限制, 参考 <u>当 LXTAL 意外停振时, 禁能 LXTAL 无法清除 LXTALSTB 位</u> 添加 ADC 模块使用限制, 参考 <u>当 ADC 时钟等于或低于其 APB 总线时钟的 1/4 时, 会出现 ADC 数据采集错误</u> 	2026 年 4 月 28 日

	<p>5. 添加 GPIO 模块使用限制，参考 <u>VBUS 引脚存在漏电风险</u></p> <p>6. 添加 I2S 模块使用限制，参考 <u>I2S 引脚配置为开漏并外接 1.8V 上拉，使用 MSB 对齐模式时会导致从机数据接收异常</u></p> <p>7. 添加 CAN 模块使用限制，参考 <u>在 TFO 置 1 条件下，先后使能 3 个邮箱进行发送后，在中止最低优先级的发送邮箱时，会导致第二优先级的发送邮箱也会被中止和当 TFO 置 0 且发送邮箱 1 或 2 的标识符配置为 0x1FFFFFFF 时，会导致发送邮箱 1 或 2 中的数据无法发送出去</u></p> <p>8. 添加 USART 模块使用限制，参考 <u>通过空闲帧将 USART 从静默模式唤醒时，再次进入静默模式时将无法被唤醒和通过空闲帧将 USART 从静默模式唤醒时，IDLEF 会置位</u></p> <p>9. 添加 ENET 使用限制，参考 <u>以太网帧间隔时间计算不符合 IEEE 802.3 以太网标准</u></p>	
--	---	--

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company according to the laws of the People's Republic of China and other applicable laws. The Company reserves all rights under such laws and no Intellectual Property Rights are transferred (either wholly or partially) or licensed by the Company (either expressly or impliedly) herein. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

To the maximum extent permitted by applicable law, the Company makes no representations or warranties of any kind, express or implied, with regard to the merchantability and the fitness for a particular purpose of the Product, nor does the Company assume any liability arising out of the application or use of any Product. Any information provided in this document is provided only for reference purposes. It is the sole responsibility of the user of this document to determine whether the Product is suitable and fit for its applications and products planned, and properly design, program, and test the functionality and safety of its applications and products planned using the Product. The Product is designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only, and the Product is not designed or intended for use in (i) safety critical applications such as weapons systems, nuclear facilities, atomic energy controller, combustion controller, aeronautic or aerospace applications, traffic signal instruments, pollution control or hazardous substance management; (ii) life-support systems, other medical equipment or systems (including life support equipment and surgical implants); (iii) automotive applications or environments, including but not limited to applications for active and passive safety of automobiles (regardless of front market or aftermarket), for example, EPS, braking, ADAS (camera/fusion), EMS, TCU, BMS, BSG, TPMS, Airbag, Suspension, DMS, ICMS, Domain, ESC, DCDC, e-clutch, advanced-lighting, etc.. Automobile herein means a vehicle propelled by a self-contained motor, engine or the like, such as, without limitation, cars, trucks, motorcycles, electric cars, and other transportation devices; and/or (iv) other uses where the failure of the device or the Product can reasonably be expected to result in personal injury, death, or severe property or environmental damage (collectively "Unintended Uses"). Customers shall take any and all actions to ensure the Product meets the applicable laws and regulations. The Company is not liable for, in whole or in part, and customers shall hereby release the Company as well as its suppliers and/or distributors from, any claim, damage, or other liability arising from or related to all Unintended Uses of the Product. Customers shall indemnify and hold the Company, and its officers, employees, subsidiaries, affiliates as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Product.

Information in this document is provided solely in connection with the Product. The Company reserves the right to make changes, corrections, modifications or improvements to this document and the Product described herein at any time without notice. The Company shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. Information in this document supersedes and replaces information previously supplied in any prior versions of this document.